최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0236871 (1999-01-26) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 30 인용 특허 : 7 |
A computer system, bus interface unit employing a memory controller, and method are presented for optimizing the bandwidth data, address, and control transfer rates across a memory bus coupled to an SDRAM system. The SDRAM system is partitioned such that one partition will undergo pre-charge or refr
[ What is claimed is:] [10.]10. A synchronous DRAM system, comprising:a clocking circuit coupled to produce a sequence of clocking cycles;a first set of synchronous DRAM integrated circuits coupled to the clocking circuit for reading a data burst of N clocking cycles initiated from a first read requ
※ AI-Helper는 부적절한 답변을 할 수 있습니다.