$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Inverter for high voltage full swing output 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-019/094
출원번호 US-0484040 (2000-01-18)
우선권정보 KR0024160 (1999-06-25)
발명자 / 주소
  • Choe Jeong-Ae,KRX
  • Yang Jeen-Mo,KRX
출원인 / 주소
  • Hyundai Electronics Industries Co., Ltd., KRX
대리인 / 주소
    Morgan, Lewis & Bockius LLP
인용정보 피인용 횟수 : 37  인용 특허 : 5

초록

The present invention relates to an inverter for high voltage full swing output, for generating an inverter output changing into full swing corresponding to a supply voltage of a high voltage circuit which is m (integer) times higher than a supply voltage of a low voltage circuit, the inverter inclu

대표청구항

[ What is claimed is:] [1.]1. An inverter for high voltage full swing output, for generating an inverter output changing into full swing corresponding to a supply voltage of a high voltage circuit which is m (integer) times higher than a supply voltage of a low voltage circuit, the inverter comprisi

이 특허에 인용된 특허 (5)

  1. Choi Jeong-Ae,KRX ; Kim Kyu-Tae,KRX, CMOS semiconductor circuit for generating high output voltage.
  2. Erhart Richard A. (Chandler AZ) Ciccone Thomas W. (Paradise Valley AZ), Dual I/O logic for high voltage CMOS circuit using low voltage CMOS processes.
  3. Erhart Richard A. (Chandler AZ), High voltage CMOS logic using low voltage CMOS process.
  4. Lee Won-Kee,KRX, High-output voltage generating circuit for channel breakdown prevention.
  5. Hughes Peter William,GBX, Inverter control circuit.

이 특허를 인용한 특허 (37)

  1. Pitkethly, Scott; Masleid, Robert Paul, Advanced repeater utilizing signal distribution delay.
  2. Pitkethly,Scott; Masleid,Robert Paul, Advanced repeater utilizing signal distribution delay.
  3. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
  4. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
  5. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
  6. Pitkethly,Scott, Advanced repeater with duty cycle adjustment.
  7. Masleid, Robert Paul; Dholabhai, Vatsal, Circuit with enhanced mode and normal mode.
  8. Masleid, Robert Paul; Kowalczyk, Andre, Circuits and methods for detecting and assisting wire transitions.
  9. Masleid,Robert Paul; Kowalczyk,Andre, Circuits and methods for detecting and assisting wire transitions.
  10. Masleid, Robert, Circuits, systems and methods relating to a dynamic dual domino ring oscillator.
  11. Masleid,Robert P., Circuits, systems and methods relating to dynamic ring oscillators.
  12. Masleid, Robert Paul, Column select multiplexer circuit for a domino random access memory array.
  13. Masleid, Robert Paul, Configurable delay chain with stacked inverter delay elements.
  14. Masleid,Robert Paul, Configurable delay chain with stacked inverter delay elements.
  15. Masleid, Robert Paul, Configurable delay chain with switching control for tail delay elements.
  16. Masleid, Robert Paul, Configurable tapered delay chain with multiple sizes of delay elements.
  17. Masleid, Robert P.; Pitkethly, Scott, Cross point switch.
  18. Masleid, Robert P.; Pitkethly, Scott, Cross point switch.
  19. Masleid, Robert P.; Pitkethly, Scott, Cross point switch.
  20. Masleid, Robert P, Dynamic ring oscillators.
  21. Masleid, Robert P, Inverting zipper repeater circuit.
  22. Masleid, Robert P., Inverting zipper repeater circuit.
  23. Masleid, Robert Paul, Inverting zipper repeater circuit.
  24. Masleid, Robert, Leakage efficient anti-glitch filter.
  25. Masleid,Robert Paul, Leakage efficient anti-glitch filter with variable delay stages.
  26. Huang, Yen-Chung; Hsia, Chin, Output stage circuit.
  27. Masleid, Robert Paul, Power efficient multiplexer.
  28. Masleid, Robert Paul, Power efficient multiplexer.
  29. Masleid, Robert Paul, Power efficient multiplexer.
  30. Masleid, Robert Paul, Power efficient multiplexer.
  31. Masleid,Robert Paul, Power efficient multiplexer.
  32. Masleid, Robert Paul; Dholabhai, Vatsal; Klingner, Christian, Repeater circuit having different operating and reset voltage ranges, and methods thereof.
  33. Masleid, Robert Paul; Dholabhai, Vatsal, Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability.
  34. Stoiber, Steven T.; Siu, Stuart, Ring based impedance control of an output driver.
  35. Stoiber, Steven T.; Siu, Stuart, Ring based impedance control of an output driver.
  36. Masleid, Robert P.; Burr, James B., Stacked inverter delay chain.
  37. Masleid,Robert P.; Burr,James B., Stacked inverter delay chain.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로