$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

System and method for adjusting a phase angle of a recovered data clock signal from a received data signal 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H04L-007/00
출원번호 US-0050776 (1998-03-30)
발명자 / 주소
  • Maresca Patrick A.
출원인 / 주소
  • Oki Telecom, Inc.
대리인 / 주소
    Thomas, Kayden, Horstemeyer & Risley, LLP
인용정보 피인용 횟수 : 5  인용 특허 : 27

초록

A system for adjusting a phase angle of a recovered data clock signal from a received data signal includes a plurality of counters and a phase state machine. Each counter within the plurality of counters determines a number of samples having a logical one (1) value within a particular portion of a p

대표청구항

[ I claim:] [1.]1. A system for adjusting a phase angle of a clock signal, comprising:a plurality of counters, each of said plurality of counters configured to determine a number of samples having a particular logical value within a portion of a period of a data signal and configured to transmit a c

이 특허에 인용된 특허 (27)

  1. Wilson Nathaniel B. (San Diego CA) McAllister Gene H. (La Mesa CA), Clock signal generation.
  2. Rocco ; Jr. A. Gregory (Carlisle MA), Data sampling circuit for a burst mode communication system.
  3. Hein Jerrell Paul ; Ramachandran Ramasubramaniam, Data/clock recovery circuit.
  4. Iwane Yasushi (Hyogo JPX), Demodulated data recognition and decision device.
  5. Saunders Simon R.,GB2 ; Razzell Charles J. H.,GB2, Determination of symbol sample timing using soft decisions.
  6. Behrin Michael N., Digital architecture for recovering NRZ/NRZI data.
  7. Ellersick William F. ; Geller William L. ; Soderberg Paulmer M., Digital phase acquisition with delay locked loop.
  8. Cordell Robert R. (Tinton Falls NJ), Digital phase aligner.
  9. Pandula Louis (Sunnyvale CA), Digital phase detector.
  10. Gilmore Robert P. (San Diego CA), Direct digital synthesizer driven phase lock loop frequency synthesizer.
  11. Gilmore Robert P. (San Diego CA), Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter.
  12. McDermott Mark W. (Austin TX) Reis Richard B. (Garland TX), Integrated charge-pump phase-locked loop circuit.
  13. Huang Jen-Hsun ; Peng Stony, Method and apparatus for adjusting the phase of a digital signal.
  14. Zehavi Ephraim,ILX, Method and apparatus for joint transmission of multiple data signals in spread spectrum communication systems.
  15. Julyan Jason B. E.,GBX ; Hubbins Stephen J., Method and apparatus for receiving a data signal and a digital filter circuit.
  16. Zehavi Ephraim (Del Mar CA), Method and apparatus for resolving phase ambiguities in trellis coded modulated data.
  17. Berger Toby (Itchaca NY) Jarett Keith (Oakland CA), Method of encoding two digital data signals.
  18. Lada ; Jr. Henry F. (Houston TX) Le Hung Q. (Houston TX) Garrett James H. (Spring TX) Gromala John M. (Houston TX), Multiple frequency phase-locked loop clock generator with stable transitions between frequencies.
  19. Papson John C. (Melville NY), Non-coherent synchronization signal detector.
  20. Deng Jay Jie, Non-servo clock and data recovery circuit and method.
  21. Nishimichi Yoshito (Osaka JPX), Phase locked loop clock generator.
  22. Yamamoto Tetsuo (Kanagawa JPX), Phase locked loop frequency synthesizer.
  23. Ihara Takashi (Yokohama JA), Phase locked loop synthesizer.
  24. Labedz Gerald P. (Chicago IL) Borth David E. (Palatine IL), Rapid reference acquisition and phase error compensation for radio transmission of data.
  25. De Loe ; Jr. John P. (Decatur GA), Reversed phase-locked loop.
  26. De Loe ; Jr. John P. (Decatur GA), Reversed phase-locked loop.
  27. Byrns John P. (Hoffman Estates IL), Self-clocking data transmission system.

이 특허를 인용한 특허 (5)

  1. Goudie,Alistair, Data processing device.
  2. Bhagavathula, Kiriti; Zhang, Chunyu; Peterson, Steven A., Jitter tolerant receiver.
  3. Miller, Mark J.; Dankberg, Mark D.; Pateros, Charles N., Method and apparatus for multiple access over a communication channel.
  4. Miller, Mark J.; Dankberg, Mark D.; Pateros, Charles N., Method and apparatus for multiple access over a communication channel.
  5. Perlman, Stephen G.; Sleator, Michael, System and method for processing multiple broadcast multimedia streams.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로