최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0375561 (1999-08-17) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 54 인용 특허 : 3 |
A multilevel interconnect structure with a low-k dielectric constant is fabricated in an integrated circuit structure by the steps of depositing a layer of photoresist on a substrate assembly, etching the photoresist to form openings, forming a metal layer on the photoresist layer to fill the openin
[ What is claimed is:] [1.]1. A method of fabricating a semiconductor interconnect structure comprising the steps of:depositing a layer of photoresist on a substrate assembly; etching the photoresist layer to form a plurality of openings;depositing a metal layer on the photoresist layer to fill the
※ AI-Helper는 부적절한 답변을 할 수 있습니다.