최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0052042 (1998-03-30) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 50 인용 특허 : 6 |
An output buffer circuit includes multiple programmable boost drive stages which allow selection of one of several drive strengths to accommodate a range of output load conditions, thereby achieving low noise and low power dissipation. In one embodiment, one or more of the boost circuits turn on aft
[ We claim:] [1.]1. A programmable output buffer circuit comprising:an input circuit for receiving an input signal, an output enable signal, and for providing first and second data signals each being representative of said input signal;an output terminal for an output signal;a primary driver circuit
※ AI-Helper는 부적절한 답변을 할 수 있습니다.