$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of reducing RIE lag for deep trench silicon etching 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/302
출원번호 US-0583963 (2000-05-31)
발명자 / 주소
  • Naeem Munir D.
  • Mathad Gangadhara S.
  • Kim Byeong Yeol
  • Kudelka Stephan P.
  • Lee Brian S.
  • Lee Heon
  • Morales Elizabeth
  • Park Young-Jin
  • Ranade Rajiv M.
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    Schnurmann
인용정보 피인용 횟수 : 24  인용 특허 : 4

초록

A method of minimizing RIE lag (i.e., the neutral and ion fluxes at the bottom of a deep trench (DT) created during the construction of the trench opening using a side wall film deposition)) in DRAMs having a large aspect ratio (i.e., <30:1) is described. The method forms a passivation film to the e

대표청구항

[ Having thus described the invention, what is claimed as new and desired to secure by Letters Patent is as Follows:] [1.]1. A method of etching high aspect ratio trenches in a semiconductor device comprising the steps of:depositing a hardmask on a substrate;patterning said hardmask;using said hardm

이 특허에 인용된 특허 (4)

  1. Muller K. Paul ; Ranade Rajiv M. ; Schmitz Stefan, Formation of a bottle shaped trench.
  2. Cathey David A. (Boise ID), Method for etching high aspect ratio features.
  3. Vasquez Barbara (Chandler AZ) Zoebel Peter J. (Mesa AZ), Method of fabricating semiconductor devices having deep and shallow isolation structures.
  4. Chakravarti Ashima Bhattacharyya ; Chakravarti Satya Narayan ; Ryan James G., Process for forming a high density semiconductor device.

이 특허를 인용한 특허 (24)

  1. Dimeo, Jr., Frank; Chen, Philip S. H.; Neuner, Jeffrey W.; Welch, James; Stawasz, Michele; Baum, Thomas H.; King, Mackenzie E.; Chen, Ing-Shin; Roeder, Jeffrey F., Apparatus and process for sensing fluoro species in semiconductor processing systems.
  2. Dimeo, Jr.,Frank; Chen,Philip S. H.; Neuner,Jeffrey W.; Welch,James; Stawacz,Michele; Baum,Thomas H.; King,Mackenzie E.; Chen,Ing Shin; Roeder,Jeffrey F., Apparatus and process for sensing fluoro species in semiconductor processing systems.
  3. Dimeo, Jr.,Frank; Chen,Philip S. H.; Neuner,Jeffrey W.; Welch,James; Stawasz,Michele; Baum,Thomas H.; King,Mackenzie E.; Chen,Ing Shin; Roeder,Jeffrey F., Apparatus and process for sensing fluoro species in semiconductor processing systems.
  4. Shen, Peng; Dussarrat, Christian; Anderson, Curtis; Gupta, Rahul; Omarjee, Vincent M.; Stafford, Nathan, Chemistries for TSV/MEMS/power device etching.
  5. Shen, Peng; Dussarrat, Christian; Anderson, Curtis; Gupta, Rahul; Omarjee, Vincent M.; Stafford, Nathan, Chemistries for TSV/MEMS/power device etching.
  6. Andricacos,Panayotis; Cooper,Emanuel Israel; Dalton,Timothy Joseph; Deligianni,Hariklia; Guidotti,Daniel; Kwietniak,Keith Thomas; Steen,Michelle Leigh; Tsang,Cornelia Kang I, Deep filled vias.
  7. Vereecke, Guy; Meuris, Marc, Etching of silicon nitride by anhydrous halogen gas.
  8. Chebi, Robert; Lin, Frank; Winniczek, Jaroslaw W.; Chen, Wan-Lin; McDonnell, Erin; Zheng, Lily; Lassig, Stephan; Bogart, Jeff; Rusu, Camelia, Fabrication of a silicon structure and deep silicon etch with profile control.
  9. Chebi, Robert; Lin, Frank; Winniczek, Jaroslaw W.; Chen, Wan-Lin; Moore, Erin; Zheng, Lily; Lassig, Stephan; Bogart, Jeff; Rusu, Camelia, Fabrication of a silicon structure and deep silicon etch with profile control.
  10. Kudelka, Stephan; Tews, Helmut Horst, High aspect ratio PBL SiN barrier formation.
  11. Lim, Eu Jin; Pong, Chungdee; Lee, Changhun; Kawaguchi, Mark; Ding, Guowen, Method for controlling corrosion of a substrate.
  12. Ji, Bing; Edelberg, Erik A.; Yanagawa, Takumi; Huang, Zhisong; Li, Lumin, Method for plasma etching performance enhancement.
  13. Goldbach, Matthias; Moll, Peter, Method for trench etching.
  14. Dow, Daniel B., Method of fabricating a semiconductor work object.
  15. Chinn,Jeffrey D.; Rattner,Michael; Pornsin Sirirak,Nicholas; Li,Yanping, Method of plasma etching a deeply recessed feature in a substrate using a plasma source gas modulated etchant system.
  16. Dimeo, Jr.,Frank; Chen,Philip S. H.; Chen,Ing Shin; Neuner,Jeffrey W.; Welch,James, Nickel-coated free-standing silicon carbide structure for sensing fluoro or halogen species in semiconductor processing systems, and processes of making and using same.
  17. Mizuno, Hideki; Yamazaki, Kumiko, Plasma etching method and plasma etching apparatus.
  18. Kao, Chien-Teh; Yang, Haichun; Lu, Xinliang; Chang, Mei, Plasma treatment method for preventing defects in doped silicon oxide surfaces during exposure to atmosphere.
  19. Winniczek, Jaroslaw W.; Chebi, Robert P., Silicon etch with passivation using chemical vapor deposition.
  20. Winniczek, Jaroslaw W.; Chebi, Robert P., Silicon etch with passivation using plasma enhanced oxidation.
  21. Winniczek, Jaroslaw W.; Chebi, Robert P., Silicon etch with passivation using plasma enhanced oxidation.
  22. Chinn, Jeffrey D.; Rattner, Michael; Pornsin Sirirak, Nicholas; Li, Yanping, Silicon-containing structure with deep etched features, and method of manufacture.
  23. Nishimura, Eiichi; Kato, Chie; Shimizu, Akitaka; Takahashi, Hiroyuki, Substrate processing method and substrate processing apparatus.
  24. Bernstein, Kerry; White, Francis Roger, Trench decoupling capacitor formed by RIE lag of through silicon via (TSV) etch.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로