최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0544215 (2000-04-07) |
우선권정보 | KR0012056 (1999-04-07) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 27 인용 특허 : 6 |
An input buffer circuit compensates for a data hold time and reduces an operational current by implementing a delay operation with transistors having a long channel when the input buffer circuit is driven by a high external voltage. The input buffer circuit includes a delay unit to delay an input si
[ What is claimed is:] [1.]1. An input buffer circuit comprising:a delay unit to delay an input signal, the delay unit being powered by an external power voltage and having an associated variable delay which is varied according to a detection signal and the external power voltage, the detection sign
※ AI-Helper는 부적절한 답변을 할 수 있습니다.