$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method and system for manufacturing a molded body 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/00
출원번호 US-0672098 (2000-09-29)
발명자 / 주소
  • Radloff Robert Peter
출원인 / 주소
  • Handy & Harman
대리인 / 주소
    Pennie & Edmonds LLP
인용정보 피인용 횟수 : 8  인용 특허 : 18

초록

A method and system for fabricating molded components which include a molded body and a plurality of electrically conductive leads protruding therefrom. These components are made by overlaying an anode lead frame having anode leads, on a cathode lead frame having cathode leads, and then depositing m

대표청구항

[ What is claimed is:] [1.]1. A method of fabricating at least one molded body having a plurality of electrically conductive leads protruding therefrom, said method including the steps of:providing a first lead frame segment defining a first aperture and including at least one first lead extending i

이 특허에 인용된 특허 (18)

  1. Vandenheuvel William (Ft. Salogna NY) Vandenbroeke Johannes (Andover MA), Automated assembly of semiconductor devices using a pair of lead frames.
  2. Rajkomar Pradeep ; Beecher William J., Bi-level injection molded leadframe.
  3. Chang Alexander H. C. (6048 Crossview Cir. San Jose CA 95120), Composite lead frame manufacturing method.
  4. Blaeser Henry P. (Dayton OH) Hosler Gene L. (Germantown OH), Display board and modules therefor.
  5. Lumbard Marvin, End-wall frame for led alphanumeric display.
  6. Kwon Young I. (San Jose CA) Liang Louis H. (Los Altos CA), Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe.
  7. Yamaguchi Tomoji (Kyoto JPX), LED lamp and arrangement for mounting LED lamps on a substrate.
  8. Yonemochi Kazuto (Shimotakai JPX) Imoto Akio (Koshoku JPX) Harada Tokuji (Suzaka JPX), Lead frame for semiconductor devices.
  9. Radloff Robert Peter, Method and system for manufacturing lamp tiles.
  10. Casto James J. (Austin TX), Method for fabricating a multichip semiconductor device having two interdigitated leadframes.
  11. Tran Truoc T. (Austin TX) Sterlin Wilhelm (Austin TX), Method for making a quad leadframe for a semiconductor device.
  12. DiLeo Daniel A. (Hopewell Township ; Mercer County NJ) Kurtz Samuel E. (Muhlenberg Township ; Berks County PA) Svitak John J. (Lower Makefield Township ; Bucks County PA), Method of fabricating a microelectronic device utilizing unfilled epoxy adhesive.
  13. Tomita Yoshihiro (Itami JPX) Ueda Naoto (Itami JPX) Nishinaka Yoshirou (Itami JPX) Abe Shunichi (Itami JPX) Ichiyama Hideyuki (Itami JPX), Method of making a lead on chip (LOC) semiconductor device.
  14. Kurita Yoshio (Kyoto JPX) Akamatsu Akira (Okayama JPX), Method of manufacturing semiconductor devices, and leadframe and differential overlapping apparatus therefor.
  15. Ohtsuki Terukazu,JPX ; Kimoto Masahiko,JPX ; Minematsu Hiroshi,JPX ; Tominaga Nobuyuki,JPX ; Funakoshi Takahiro,JPX ; Wada Yasuhiro,JPX ; Azuma Hitoshi,JPX, Plane-shaped lighting device and a display using such a device.
  16. Hashemi Seyed H. (Austin TX) Olla Michael A. (Austin TX) Parker John C. (Round Rock TX), Process for manufacturing a stacked multiple leadframe semiconductor package using an alignment template.
  17. Mii Adam (3Fl. ; No. 1 ; Fu Hsing N. Rd. Taipei TWX), Semiconductor string connection structure.
  18. Dennis Richard K. (Etters PA) Myers Wade D. (York PA) Riddle James A. (Red Lion PA), Substrate lead strip mounting machine and method.

이 특허를 인용한 특허 (8)

  1. Sutardja, Sehat, Method for providing a power inductor.
  2. Sutardja, Sehat, Method of fabricating a conducting crossover structure for a power inductor.
  3. Sutardja, Sehat, Method of fabricating conductor crossover structure for power inductor.
  4. Sutardja, Sehat, Method of making a power inductor with reduced DC current saturation.
  5. Sutardja, Sehat, Power inductor with reduced DC current saturation.
  6. Sutardja, Sehat, Power inductor with reduced DC current saturation.
  7. Sutardja, Sehat, Power inductor with reduced DC current saturation.
  8. Sutardja, Sehat, Voltage regulator with coupled inductors having high coefficient of coupling.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로