최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0225175 (1999-01-04) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 30 인용 특허 : 10 |
A method of manufacturing semiconductor wafers using electroless plating processing. A partially completed semiconductor wafer having trenches and vias formed in a layer of interlayer dielectric has a barrier layer globally formed on the surface of the partially completed semiconductor wafer. A seed
[ What is claimed is:] [1.]1. A method of manufacturing a semiconductor wafer, the method comprising:forming a partially completed semiconductor wafer having at least one trench formed in a layer of interlayer dielectric;forming a conformal barrier layer on a surface of the interlayer dielectric inc
※ AI-Helper는 부적절한 답변을 할 수 있습니다.