$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H04L-025/36
  • H04L-025/40
  • H04L-007/00
출원번호 US-0322282 (1999-05-28)
발명자 / 주소
  • Nguyen Tien Q.
  • McDonough John G.
  • Chen David
  • Tran Howard Thien
출원인 / 주소
  • VLSI Technology, Inc.
대리인 / 주소
    Hernandez
인용정보 피인용 횟수 : 15  인용 특허 : 15

초록

An integrated circuit device including a FIFO and a clock generator having a pulse swallower. The pulse swallower eliminates pulses from a reference frequency signal, producing a primary digital transceiver clock signal having a frequency of chiprate(S)(n), which is used to clock a digital transceiv

대표청구항

[ What is claimed is:] [1.]1. An integrated circuit device for generating a plurality of internal clock signals and synchronizing data signals with one of the generated clock signals, comprising:a FIFO having a data bus output, a data bus input for coupling to an output providing the data signals, a

이 특허에 인용된 특허 (15)

  1. Okada Tomoyuki (Palatine IL) Baranowski Robert (Crystal Lake IL), Adaptive radio receiver controller method and apparatus.
  2. Watanabe Tadashi (Tokyo JPX), Apparatus for generation of binary pseudo-random numbers.
  3. Wilson Nathaniel B. (San Diego CA) McAllister Gene H. (La Mesa CA), Clock signal generation.
  4. Faruque Saleh, Directional pseudonoise offset assignment in a CDMA cellular radiotelephone system.
  5. Rattlingourd Glen D. (Salt Lake City UT) Wells Richard K. (Salt Lake City UT) Nelson James R. (Sandy UT), Isochronous clock reconstruction.
  6. Gurney David P. (Palatine IL), Method and apparatus for generating Walsh codes.
  7. Strawn David F. (Marietta GA), Method and apparatus for synchronization between real-time sampled audio applications operating full-duplex over a half-.
  8. Frank Colin D. ; Ling Fuyun, Method of and apparatus for generating a pseudorandom noise sequence.
  9. Park Gyeong-Lyong (Daejeon KRX) Suh Chung-Wook (Daejeon KRX) Eo Ik-Soo (Daejeon KRX), Power of two length pseudorandom noise sequence generator.
  10. Rueth Timothy I. (Cardiff-by-the-Sea CA) Weaver ; Jr. Lindsay A. (San Diego CA) Gilhousen Klein S. (Bozeman MT), Power-of-two length pseudo-noise sequence generator with fast offset adjustment.
  11. Sutton Todd (San Diego CA) Gregory Sherman (San Diego CA) Waltman Joan T. (San Diego CA) White Katherine W. (San Diego CA), Pulse density modulation circuit (parallel to serial) comparing in a nonsequential bit order.
  12. Ooi Tomoyuki (Tokyo JPX) Hotta Toshinori (Tokyo JPX) Isoe Yasuhito (Tokyo JPX), Scrambling/descrambling method using a memory for storing initial pseudo-random bit patterns respectively for submultifr.
  13. Lafferty Stephen H. (Roswell GA) Lett David B. (Norcross GA), Signal scrambling transmission system.
  14. Gilhousen Klein S. (San Diego CA) Jacobs Irwin M. (La Jolla CA) Padovani Roberto (San Diego CA) Weaver ; Jr. Lindsay A. (San Diego CA) Wheatley ; III Charles E. (Del Mar CA) Viterbi Andrew J. (La Jol, System and method for generating signal waveforms in a CDMA cellular telephone system.
  15. Wang Bor-Min (Taichung TWX), Waiting time jitter reduction by synchronizer stuffing threshold modulation.

이 특허를 인용한 특허 (15)

  1. Ilan, Havin; Haran, Onn; Baissus, Eric, Apparatus for and method of generating a clock from an available clock of arbitrary frequency.
  2. Dent,Paul W., Chiprate correction in digital transceivers.
  3. Machnicki, Erik P.; Thiara, Raman S.; Keil, Shane J.; Millet, Timothy J., Clock generation using fixed dividers and multiplex circuits.
  4. Black, Justin; Wang, Cheng-Han; Yang, Jeongsik, Clock synchronization.
  5. McDonough, John G.; Nguyen, Tien Q.; Chen, David (Daching), Device and method for maintaining time synchronous with a network master time.
  6. Walker,Timothy P.; Quirk,Jay; Campeau,Sean, Efficient asynchronous stuffing insertion and destuffing removal circuit.
  7. Naffziger, Samuel D.; Petry, John P.; Hughes, William A., Managing multiple operating points for stable virtual frequencies.
  8. Cha, Chi-ho; Jin, Hoon-sang, Method and apparatus for generating a clock signal and for controlling a clock frequency using the same.
  9. Komninakis, Christos; Kuo, Ming-Chieh, Method and apparatus for generating or utilizing one or more cycle-swallowed clock signals.
  10. Madrid,Philip E.; Meyer,Derrick R., Method and mechanism for generating a clock signal with a relatively linear increase or decrease in clock frequency.
  11. Branover, Alexander J.; Jain, Ashish; Ling, Ann M.; Steinman, Maurice B., Method for adaptive performance optimization of the soc.
  12. Eckhardt, James; Ho, Shiu Chung; Muench, Paul D.; Rider, Scot H., Multi-output PLL output shift.
  13. Eckhardt, James; Ho, Shiu Chung; Muench, Paul D.; Rider, Scot H., Multi-output PLL output shift.
  14. Uchida,Nobuo, System clock distributing apparatus and system clock distributing method.
  15. Barber, Thomas; Yan, Aiguo; Birk, Palle; Bove, Pier, Timing system and method for a wireless transceiver system.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트