$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Process for cutting trenches in a single crystal substrate 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/30
출원번호 US-0106624 (1998-06-29)
우선권정보 EP0830335 (1997-07-03)
발명자 / 주소
  • Queirolo Giuseppe,ITX
  • Ottaviani Giampiero,ITX
  • Cerofolini Gianfranco,ITX
출원인 / 주소
  • STMicroelectronics S.r.l., ITX
인용정보 피인용 횟수 : 8  인용 특허 : 7

초록

A process for cutting a trench in a silicon monocrystal in areas defined by a mask comprises forming a mask that defines an etched area on the surface of a monocrystalline silicon wafer which iseventually covered by a thin layer of oxide. Next, ions are implanted with a kinetic energy and in a dose

대표청구항

[ That which is claimed is:] [1.]1. A process for forming a trench in a silicon wafer, the process comprising the steps of:forming a mask that defines an etch area on a surface of the silicon wafer to be eventually covered by a thin layer of oxide;implanting ions with a kinetic energy and in a dose

이 특허에 인용된 특허 (7)

  1. Goesele Ulrich M. ; Tong Q.-Y., Method for the transfer of thin layers of monocrystalline material to a desirable substrate.
  2. Aspar Bernard,FRX ; Bruel Michel,FRX ; Poumeyrol Thierry,FRX, Method of producing a thin layer of semiconductor material.
  3. Ku San-Mei (Poughkeepsie NY) Pillus Charles A. (Wappingers Falls NY) Poponiak Michael R. (Newburgh NY) Schwenker Robert O. (Hopewell Junction NY), Method of proton-enhanced diffusion for simultaneously forming integrated circuit regions of varying depths.
  4. Burgener Mark L. (San Diego CA) Reedy Ronald E. (San Diego CA), Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer.
  5. Bruel Michel (Veurey FRX), Process for the production of a relief structure on a semiconductor material support.
  6. Bruel Michel (Veurey FRX), Process for the production of thin semiconductor material films.
  7. Bruel Michel,FRX, Structure having cavities and process for producing such a structure.

이 특허를 인용한 특허 (8)

  1. Farrar, Paul A.; Geusic, Joseph E., Aligned buried structures formed by surface transformation of empty spaces in solid state materials.
  2. Farrar, Paul A.; Geusic, Joseph E., Alignment for buried structures formed by surface transformation of empty spaces in solid state materials.
  3. Steeples,Kenneth; Tsidilkovski,Edward, Apparatus and method of measuring defects in an ion implanted wafer by heating the wafer to a treatment temperature and time to substantially stabilize interstitial defect migration while leaving the vacancy defects substantially unaltered..
  4. Aspar,Bernard; Lagahe,Chrystelle; Rayssac,Olivier; Ghyselen,Bruno, Embrittled substrate and method for making same.
  5. Farrar, Paul A.; Geusic, Joseph E., Method of alignment for buried structures formed by surface transformation of empty spaces in solid state materials.
  6. Farrar, Paul A.; Geusic, Joseph E., Method of alignment for buried structures formed by surface transformation of empty spaces in solid state materials.
  7. Vepa, Krishna; Bhatnagar, Yashraj; Rayandayan, Ronald; Wang, Hong, Reclaiming substrates having defects and contaminants.
  8. Hatem, Christopher R.; Godet, Ludovic, USJ techniques with helium-treated substrates.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로