$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method and an apparatus for forming an under bump metallization structure 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/528
출원번호 US-0389162 (1999-09-02)
발명자 / 주소
  • Li Jian
  • Mu Xiao-Chun
  • Balakrishnan Sridhar
출원인 / 주소
  • Intel Corporation
대리인 / 주소
    Blakely, Sokoloff, Taylor & Zafman LLP
인용정보 피인용 횟수 : 9  인용 특허 : 8

초록

One embodiment of the invention involves a refractory layer formed over a substrate during rapid thermal processing in which ambient hydrogen is used in a thermal processing chamber. Rapid thermal processing may occur at a temperature approximately in the range of 350.degree. C. to approximately 550

대표청구항

[ We claim:] [1.]1. An apparatus comprising:a passivation layer disposed over a substrate;a pad disposed over the substrate and exposed through the passivation layer;an underbump metalization layer disposed over the passivation layer and the pad; anda refractory hydride layer formed from a portion o

이 특허에 인용된 특허 (8)

  1. Kleffner James H. ; Mistry Addi Burjorji, Bumped semiconductor device having a trench for stress relief.
  2. Mitchell Douglas G. ; Carney Francis J. ; Woolsey Eric J., Interconnect system and method of fabrication.
  3. Cook Herbert Carl ; Farrar ; Sr. Paul Alden ; Geffken Robert Michael ; Motsiff William Thomas ; Wirsing Adolf Ernest, Metallization composite having nickel intermediate/interface.
  4. Akram Salman, Method of forming conductive bumps on die for flip chip applications.
  5. Lynch Brian (Milpitas CA) O\Brien Patrick (Palo Alto CA), Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shape.
  6. Crafts Douglas E. (San Jose CA) Murali Venkatesan (San Jose CA) Lee Caroline S. (Fresh Meadows NY), Process for single mask C4 solder bump fabrication.
  7. Kondo Ichiharu (Nagoya JPX) Noritake Chikage (Ama-gun JPX) Watanabe Yusuke (Obu JPX), Semiconductor device with bump structure.
  8. Delfino Michelangelo ; McFarland Ronald C., Use of titanium hydride in integrated circuit fabrication.

이 특허를 인용한 특허 (9)

  1. Seshan, Krishan, Ball limiting metallurgy for input/outputs and methods of fabrication.
  2. Seshan, Krishna, Ball limiting metallurgy for input/outputs and methods of fabrication.
  3. Hua,Fay, Electromigration barrier layers for solder joints.
  4. Hua,Fay, Electromigration barrier layers for solder joints.
  5. Hatano, Masaaki; Usui, Takamasa, Semiconductor device.
  6. Lin, Yaojian, Semiconductor device and method of wafer level package integration.
  7. Fang, Jen Kuang; Chiang, Ching Hua; Chen, Shih Kuang; Weng, Chau Fu, Semiconductor device having bump electrodes.
  8. Seliger,Frank; Lehr,Matthias; Wieland,Marcel; Mergili,Lothar; Kuechenmeister,Frank, Semiconductor substrate thinning method for manufacturing thinned die.
  9. Lin, Yaojian, Wafer level package integration and method.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로