$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Wiring-capacitance improvement aid device aiding in improvement of points having wiring-capacitance attributable error only with layout modification, method thereof, and medium having a program there 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-015/60
출원번호 US-0275083 (1999-03-24)
우선권정보 JP0302744 (1998-10-23)
발명자 / 주소
  • Itoh Niichi,JPX
출원인 / 주소
  • Mitsubishi Denki Kabushiki Kaisha, JPX
대리인 / 주소
    McDermott, Will & Emery
인용정보 피인용 횟수 : 7  인용 특허 : 3

초록

A wiring-capacitance improvement aid device aiding in eliminating a capacitance-attributable error of layout data generated by an automatic arrangement and routing tool includes a subject-net extraction portion extracting a subject net with a capacitance-attributable error, a network rip-up portion

대표청구항

[ What is claimed is:] [1.]1. A wiring-capacitance improvement aid device aiding in eliminating a capacitance-attributable error of layout data generated by an automatic arrangement and routing tool performing arrangement and routing while referring to a wiring-capacitance constraint, comprising:a n

이 특허에 인용된 특허 (3)

  1. Kunda Ramachandra P. (Milpitas CA) Bozorgui-Nesbat Saied (Belmont CA) Hao Hong (Sunnyvale CA), Apparatus and method identifying false timing paths in digital circuits.
  2. Eng Tommy K., Creating optimized physical implementations from high-level descriptions of electronic design using placement based information.
  3. Dupenloup Guy,FRX, Internal clock handling in synthesis script.

이 특허를 인용한 특허 (7)

  1. Nishtala, Satyanarayana; Shenoy, Jayarama N.; Chou, Tai-Yu; Freda, Michael C., Method and apparatus for defining signal timing for an integrated circuit device.
  2. Blinne,Richard; Lakshmanan,Viswanathan; Pranesan,Venugopalan, Method and apparatus for implementing engineering change orders.
  3. Hoff,Jason K.; Lakshmanan,Viswanathan; Josephides,Michael; Prevedel,Daniel W.; Blinne,Richard D.; Kuppinger,Johathan P., Method of implementing an engineering change order in an integrated circuit design by windows.
  4. Irie, Kazuyuki, Method of performing timing-driven layout.
  5. Irie, Kazuyuki, Method of performing timing-driven layout.
  6. Nguyen,Ly D.; Woodcock,Gregory O.; Kujala,Stony, Multi-axial pivoting combustor liner in gas turbine engine.
  7. Tanaka, Genichi, Parasitic element extraction apparatus.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로