$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method/structure for creating aluminum wirebound pad on copper BEOL 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/476.3
출원번호 US-0487013 (2000-01-19)
발명자 / 주소
  • Costrini Gregory
  • Goldblatt Ronald Dean
  • Heidenreich
  • III John Edward
  • McDevitt Thomas Leddy
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    Scully, Scott, Murphy & PresserShkurko
인용정보 피인용 횟수 : 20  인용 특허 : 10

초록

The present invention provides a method for fabricating an integrated circuit (IC) structure having an Al contact in electrical communication with Cu wiring embedded in the initial semiconductor wafer. In accordance with the method of the present invention, the Al contact is formed in areas of the I

대표청구항

[ Having thus described our invention, what we claim as new, and desire to secure Letters Patent is:] [1.]1. An IC structure containing an Al contact in electrical communication with underlying Cu wiring comprising an IC semiconductor wafer having Cu wiring embedded therein, a first passivating laye

이 특허에 인용된 특허 (10)

  1. Anderson George F. (Tempe AZ) Burt Dan L. (Phoenix AZ), Metallization means and method for high temperature applications.
  2. Beilstein ; Jr. Kenneth E. (Essex Junction VT) Bertin Claude L. (South Burlington VT) Cronin John E. (Milton VT) Howell Wayne J. (Williston VT) Leas James M. (South Burlington VT) Perlman David J. (W, Method and workpiece for connecting a thin layer to a monolithic electronic module\s surface and associated module packa.
  3. Buynoski Matthew S. (Palo Alto CA), Method of fabricating conductive non-metallic self-passivating non-corrodable IC bonding pads.
  4. Doan Trung T. (Boise ID) Tuttle Mark E. (Boise ID), Method to form a low resistant bond pad interconnect.
  5. Webb Elaine A. (Milpitas CA), Process for etching high copper content aluminum films.
  6. Kikkawa Takamaro (Tokyo JPX), Process of wire bonding for semiconductor device.
  7. Edelstein Daniel Charles ; McGahay Vincent ; Nye ; III Henry A. ; Ottey Brian George Reid ; Price William H., Robust interconnect structure.
  8. Bryant Frank R. (Denton TX) Chen Fusen E. (Milpitas CA), Semiconductor bond pad structure and method.
  9. Heim Dorothy A. (San Jose CA), Semiconductor bond pads.
  10. Agarwala Birendra N. (Hopewell Junction NY) Ahsan Aziz M. (Hopewell Junction NY) Bross Arthur (Poughkeepsie NY) Chadurjian Mark F. (Essex Junction VT) Koopman Nicholas G. (Hopewell Junction NY) Lee L, Solder mass having conductive encapsulating arrangement.

이 특허를 인용한 특허 (20)

  1. Daubenspeck,Timothy H.; Gambino,Jeffrey P.; Muzzy,Christopher D.; Sauter,Wolfgang, Electrical interconnection structure formation.
  2. Daubenspeck,Timothy Harrison; Gambino,Jeffrey Peter; Muzzy,Christopher David; Sauter,Wolfgang, Electrical interconnection structure formation.
  3. Edelstein,Daniel C.; Andricacos,Panayotis C.; Cotte,John M.; Deligianni,Hariklia; Magerlein,John H.; Petrarca,Kevin S.; Stein,Kenneth J.; Volant,Richard P., High Q factor integrated circuit inductor.
  4. Gardecki, Leonard J.; Palmer, James R.; Probstfield, Erik M.; Wirsing, Adolf E., Method for forming interconnects on thin wafers.
  5. Gardecki,Leonard J.; Palmer,James R.; Probstfield,Erik M.; Wirsing,Adolf E., Method for forming interconnects on thin wafers.
  6. Edelstein, Daniel C.; Andricacos, Panayotis C.; Cotte, John M.; Deligianni, Hariklia; Magerlein, John H.; Petrarca, Kevin S.; Stein, Kenneth J.; Volant, Richard P., Method of fabricating a high Q factor integrated circuit inductor.
  7. Edelstein, Daniel C.; Andricacos, Panayotis C.; Cotte, John M.; Deligianni, Hariklia; Magerlein, John H.; Petrarca, Kevin S.; Stein, Kenneth J.; Volant, Richard P., Method of fabricating a high Q factor integrated circuit inductor.
  8. Fanti, Lisa A.; Knarr, Randolph F.; Roggeman, Erik J.; Srivastava, Kamalesh K., Sacrificial seed layer process for forming C4 solder bumps.
  9. Takewaki,Toshiyuki; Oda,Noriaki, Semiconductor device and method of manufacturing the same.
  10. Takewaki,Toshiyuki; Oda,Noriaki, Semiconductor device and method of manufacturing the same.
  11. Burrell, Lloyd G.; Wong, Kwong H.; Kelly, Adreanne A.; McKnight, Samuel R., Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad.
  12. Agness, John R.; Gu, Mingying, Semiconductor die including a current routing line having non-metallic slots.
  13. Agness, John R.; Gu, Mingying, Semiconductor die including a current routing line having non-metallic slots.
  14. Daubenspeck, Timothy H.; Sullivan, Timothy D., Solder interconnect pads with current spreading layers.
  15. Daubenspeck, Timothy H.; Sullivan, Timothy D., Solder interconnect pads with current spreading layers.
  16. Daubenspeck, Timothy Harrison; Sullivan, Timothy D., Solder interconnect pads with current spreading layers.
  17. Daubenspeck, Timothy Harrison; Sullivan, Timothy D., Solder interconnect pads with current spreading layers.
  18. Daubenspeck, Timothy H.; Gambino, Jeffrey P.; Muzzy, Christopher D.; Sauter, Wolfgang, Undercut-free BLM process for Pb-free and Pb-reduced C4.
  19. Daubenspeck,Timothy H.; Gambino,Jeffrey P.; Muzzy,Christopher D.; Sauter,Wolfgang, Undercut-free BLM process for Pb-free and Pb-reduced C4.
  20. Gleixner, Robert J.; Danielson, Donald; Paluda, Patrick M.; Naik, Rajan, Wirebond structure and method to connect to a microelectronic die.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로