최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0604735 (2000-06-28) |
우선권정보 | JPX, 19990630, 11-184752 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 15 인용 특허 : 4 |
One of the factors determining cycle time of an SRAM is recovery time of a bit line after writing. When the size of a precharge PMOS transistor is increased to shorten the recovery time, delay time which is caused by making the precharge PMOS transistors non-conductive at the time of read operation,
[ What is claimed is:] [2.]2. A semiconductor memory comprising:a plurality of word lines;a plurality of bit lines;memory cells disposed at intersections of the word lines and the bit lines;a write circuit for rewriting data in a desired memory cell by setting the bit line at a low potential;a first
※ AI-Helper는 부적절한 답변을 할 수 있습니다.