최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0361573 (1999-07-27) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 274 인용 특허 : 9 |
The idea of the invention is to coat the free surface of patterned Cu conducting lines in on-chip interconnections (BEOL) wiring by a 1-20 nm thick metal layer prior to deposition of the interlevel dielectric. This coating is sufficiently thin so as to obviate the need for additional planarization b
1. A structure comprising:a layer of dielectric on a substrate, at least one trench formed in said dielectric on said substrate, a metal liner formed in said trench, a conductor selected from the group consisting of copper and copper alloys on said liner filling said trench, a planarized upper surfa
※ AI-Helper는 부적절한 답변을 할 수 있습니다.