$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Pattern-sensitive electrolytic metal plating 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • C25D-005/02
출원번호 US-0544053 (2000-04-06)
발명자 / 주소
  • Peter S. Locke
  • Kevin S. Petrarca
  • Seshadri Subbanna
  • Richard P. Volant
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    Ratner & Prestia
인용정보 피인용 횟수 : 22  인용 특허 : 8

초록

A process for the electrolytic deposition of a metal, preferably copper or an alloy of copper, directly onto a barrier layer coated on a dielectric layer. The process is advantageous because it electrolytically deposits metal in a pattern that is either the duplicate of a first conductive pattern un

대표청구항

1. A process for controlling the electrolytic deposition of a metal selected from the group consisting of aluminum, nickel, cobalt, silver, gold, palladium, platinum, rhodium, and copper, alloys of copper, aluminum, nickel, cobalt, silver, gold, palladium, platinum, and rhodium, and combinations the

이 특허에 인용된 특허 (8)

  1. Hanson Kyle M. ; Haugan K. Chris ; Coyle Kevin W. ; Doolittle James ; Berner Robert W., Cathode current control system for a wafer electroplating apparatus.
  2. Haydu Juan B. ; Too Elena H. ; Hurtubise Richard W., Copper metallization of silicon wafers using insoluble anodes.
  3. Chen Liang-Yuh ; Tao Rong ; Guo Ted ; Mosely Roderick Craig, Dual damascene metallization.
  4. Black Jimmy C. (Palm Bay FL) Roberts Bruce E. (Palm Bay FL) Matlock Dyer A. (Melbourne FL), Electrodeposition of submicrometer metallic interconnect for integrated circuits.
  5. Nogami Takeshi ; Dubin Valery ; Cheung Robin, Method of electroplating a copper or copper alloy interconnect.
  6. Ting Chiu ; Dubin Valery, Plated copper interconnect structure.
  7. Kim Jae-Jeong,KRX, Selective copper deposition method.
  8. Hussein Makarem ; Lee Kevin J. ; Sivakumar Sam, Single step electroplating process for interconnect via fill and metal line patterning.

이 특허를 인용한 특허 (22)

  1. Lam, Ken M., Apparatus and method incorporating discrete passive components in an electronic package.
  2. Weidman, Timothy W.; Wijekoon, Kapila P.; Zhu, Zhize; Gelatos, Avgerinos V. (Jerry); Khandelwal, Amit; Shanmugasundram, Arulkumar; Yang, Michael X.; Mei, Fang; Moghadam, Farhad K., Contact metallization scheme using a barrier layer over a silicide layer.
  3. Landau,Uziel, Electro-chemical deposition system and method of electroplating on substrates.
  4. Stewart, Michael P.; Weidman, Timothy W.; Shanmugasundram, Arulkumar; Eaglesham, David J., Electroless deposition process on a silicon contact.
  5. Stewart, Michael P.; Weidman, Timothy W.; Shanmugasundram, Arulkumar; Eaglesham, David J., Electroless deposition process on a silicon contact.
  6. Deligianni, Hariklia; Huang, Qiang; Hummel, John P.; Romankiw, Lubomyr T.; Rothwell, Mary B., Formation of vertical devices by electroplating.
  7. Deligianni, Hariklia; Huang, Qiang; Hummel, John P.; Romankiw, Lubomyr T.; Rothwell, Mary B., Formation of vertical devices by electroplating.
  8. Magerlein, John Harold; Petrarca, Kevin Shawn; Purushothaman, Sampath; Sambucetti, Carlos Juan; Volant, Richard Paul; Walker, George Frederick, High density area array solder microjoining interconnect structure and fabrication method.
  9. Magerlein, John Harold; Petrarca, Kevin Shawn; Purushothaman, Sampath; Sambucetti, Carlos Juan; Volant, Richard Paul; Walker, George Frederick, High density area array solder microjoining interconnect structure and fabrication method.
  10. Furman, Bruce Kenneth; Surendra, Maheswaran; Goma, Sherif A.; Karecki, Simon M.; Karecki, Anna; Magerlein, John Harold; Petrarca, Kevin Shawn; Purushothaman, Sampath; Sambucetti, Carlos Juan; Volant,, High density raised stud microjoining system and methods of fabricating the same.
  11. Gardner,Donald S., Inductors for integrated circuits.
  12. Gardner,Donald S., Inductors for integrated circuits.
  13. Crawford, Ankur Mohan; Gardner, Donald S., Integrated inductor having magnetic layer.
  14. Gardner, Donald S., Integrated transformer.
  15. Gardner,Donald S., Integrated transformer.
  16. Gardner,Donald S., Magnetic layer processing.
  17. Lopatin,Sergey; Shanmugasundram,Arulkumar; Lubomirsky,Dmitry; Pancham,Ian A., Method for forming CoWRe alloys by electroless deposition.
  18. Chang, Shih-Cheng; Lee, Hui-Yu, Method of creating spiral inductor having high Q value.
  19. Gardner, Donald S., Methods for fabricating inductor for integrated circuit or integrated circuit package.
  20. Lubomirsky, Dmitry; Weidman, Timothy W.; Shanmugasundram, Arulkumar; Kovarsky, Nicolay Y.; Wijekoon, Kapila, Process for electroless copper deposition.
  21. Fornara, Pascal, Protection method for an electronic device and corresponding device.
  22. Magerlein, John Harold; McKnight, Samuel Roy; Petrarca, Kevin Shawn; Purushothaman, Sampath; Sambucetti, Carlos Juan; Van Horn, Joseph J.; Volant, Richard Paul; Walker, George Frederick, Temporary device attach structure for test and burn in of microjoint interconnects and method for fabricating the same.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로