$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Multilayer wiring structure and semiconductor device having the same, and manufacturing method therefor 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/4763
출원번호 US-0637255 (2000-08-11)
우선권정보 JP-0144715 (1998-05-26)
발명자 / 주소
  • Mototsugu Okushima JP
출원인 / 주소
  • NEC Corporation JP
대리인 / 주소
    Sughrue Mion, PLLC
인용정보 피인용 횟수 : 30  인용 특허 : 8

초록

In a multilayer wiring structure, a plurality of wiring layers (9, 11, 13) are formed on an inorganic lowermost insulating film (2) formed on a silicon substrate (1), and organic interlayer insulating films (14, 15, 16, 17, 18) are interposed between the respective adjacent wiring layers. Via metal

대표청구항

1. A method of manufacturing a multilayer wiring structure including a plurality of wiring layers formed on a lowermost insulating film formed on a substrate, with an interlayer insulating film interposed between respective adjacent wiring layers of the plurality of wiring layers so as to insulate t

이 특허에 인용된 특허 (8)

  1. Shiue Ruey-Yun,TWX ; Wu Wen-Teng,TWX ; Shieh Pi-Chen,TWX ; Liu Chin-Kai,TWX, Bond pad structure for the via plug process.
  2. Bhansali Ameet S. (Fremont CA) Samuelson Gay M. (Tempe AZ) Murali Venkatesan (San Jose CA) Gasparek Michael J. (Tempe AZ) Chen Shou H. (Mesa AZ) Mencinger Nicholas P. (Tempe AZ) Lee Ching C. (Penang , Bonding pad structure having an interposed rigid layer.
  3. Chiang Chien ; Pan Chuanbin ; Ochoa Vicky M. ; Fang Sychyi ; Fraser David B. ; Sum Joyce C. ; Ray Gary William ; Theil Jeremy A., Interconnect structure with hard mask and low dielectric constant materials.
  4. Okushima Mototsugu,JPX, Multilayer wiring structure and semiconductor device having the same, and manufacturing method therefor.
  5. Sato Hisakatsu,JPX, Semiconductor device having a multi-latered wiring structure.
  6. Mori, Seiichi, Semiconductor device having an improved bonding pad.
  7. Usuda Osamu (Tatsuno JPX), Semiconductor device having improved electrode pad structure.
  8. DiGiacomo Giulio (Hopewell Junction NY) Cammarano Armando S. (Hyde Park NY) DiPaolo Nunzio (Poughkeepsie NY), Structure and method for corrosion and stress-resistant interconnecting metallurgy.

이 특허를 인용한 특허 (30)

  1. Fan, Ching-Lin; Lin, Yu-Zuo; Huang, Chao-Hung, Organic thin film transistor having peripheral metal structures.
  2. Lin,Mou Shiung; Lee,Jin Yuan, Post passivation method for semiconductor chip or wafer.
  3. Tanaka, Jun; Otani, Miharu; Ogata, Kiyoshi; Suzuki, Yasumichi; Hotta, Katsuhiko, Semiconductor device.
  4. Tanaka, Jun; Otani, Miharu; Ogata, Kiyoshi; Suzuki, Yasumichi; Hotta, Katsuhiko, Semiconductor device.
  5. Yamagata, Takahiro, Semiconductor device and method for manufacturing the same.
  6. Iijima, Tadashi, Semiconductor device and method of manufacturing the same.
  7. Iijima,Tadashi, Semiconductor device and method of manufacturing the same.
  8. Gedamu, Eilas; Man, Denise, System and method for automatically routing power for an integrated circuit.
  9. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  10. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  11. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  12. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  13. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  14. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  15. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  16. Lin, Mou-Shiung; Lee, Jin-Yuan, Top layers of metal for high performance IC's.
  17. Lin, Mou-Shiung; Lee, Jin-Yuan, Top layers of metal for high performance IC's.
  18. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  19. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  20. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  21. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  22. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  23. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  24. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  25. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  26. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  27. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  28. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  29. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  30. Lin, Mou-Shiung; Chou, Chiu-Ming; Chou, Chien-Kang, Top layers of metal for integrated circuits.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로