$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor device and process for producing the same 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/311
출원번호 US-0760777 (2001-01-17)
우선권정보 JP-0013895 (2000-01-18)
발명자 / 주소
  • Takeshi Furusawa JP
  • Daisuke Ryuzaki JP
  • Noriyuki Sakuma JP
  • Shuntaro Machida JP
  • Kenji Hinode JP
  • Ryou Yoneyama JP
출원인 / 주소
  • Hitachi, Ltd. JP
  • Hitachi ULSI Systems Co., Ltd. JP
대리인 / 주소
    Mattingly, Stanger & Malur, P.C.
인용정보 피인용 횟수 : 15  인용 특허 : 1

초록

An intermetal insulating film containing at least silicon atoms, oxygen atoms and carbon atoms with the number ratio of oxygen atom to silicon atom being 1.5 or more and the number ratio of carbon atom to silicon atom being 1 to 2, and having a film thickness shrinkage at a time of oxidation of 14%

대표청구항

1. A process for producing a semiconductor device comprisinga step of forming an intermetal insulating film using a mixed gas comprising a vapor of monomethyltriethoxysilane represented by the formula: RSi(OR')3, wherein R is a methyl group and R' is an ethyl group, and a non-oxidizing gas by means

이 특허에 인용된 특허 (1)

  1. Homma Tetsuya (Tokyo JPX), Method for manufacturing semiconductor device.

이 특허를 인용한 특허 (15)

  1. Hsieh,Chang Lin; Zhang,QiQun; Yuan,Jie; Leung,Terry; Halim,Silvia, BARC shaping for improved fabrication of dual damascene integrated circuit features.
  2. Ryan, Errol Todd; Zhang, Xunyuan, Barrier layer conformality in copper interconnects.
  3. Yokoyama, Takashi, Dual damascene structure with carbon containing SiO2 dielectric layers.
  4. Ryan, E. Todd, Interconnects with a dielectric sealant layer.
  5. Ryan, E. Todd, Interconnects with a dielectric sealant layer.
  6. Beck,Michael, Metal interconnect structure and method.
  7. Okada, Lynne A.; Wang, Fei; Kai, James, Method for forming dual inlaid structures for IC interconnections.
  8. Okada,Lynne A.; Wang,Fei; Kai,James, Method for forming inlaid structures for IC interconnections.
  9. Li, Lih-Ping; Lu, Yung-Chen; Ko, Chung-Chi, Method to increase cracking threshold for low-k materials.
  10. Wang, Fei; You, Lu; Okada, Lynne, Polymer spacers for creating small geometry space and method of manufacture thereof.
  11. Hatano,Keisuke; Abiru,Takahisa, Semiconductor device.
  12. Tada, Munehiro; Ohtake, Hiroto; Ito, Fuminori; Hayashi, Yoshihiro; Yamamoto, Hironori, Semiconductor device.
  13. Hironaga,Nobuo; Takewaki,Toshiyuki; Kunishima,Hiroyuki; Yamamoto,Yoshiaki, Semiconductor device and manufacturing method for the same.
  14. Furusawa, Takeshi; Miura, Noriko; Goto, Kinya; Matsuura, Masazumi, Semiconductor device and manufacturing method therefor.
  15. Taizo Oku JP; Junichi Aoki JP; Youichi Yamamoto JP; Takashi Koromokawa JP; Kazuo Maeda JP, Semiconductor device and semiconductor device manufacturing method.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로