$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Voltage level shifter and poly-silicon display 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03L-005/00
출원번호 US-0567757 (2000-05-10)
우선권정보 GB-0010882 (1999-05-12)
발명자 / 주소
  • Graham Andrew Cairns GB
  • Michael James Brownlow GB
  • Yasushi Kubota JP
  • Hajime Washio JP
출원인 / 주소
  • Sharp Kabushiki Kaisha JP
대리인 / 주소
    David G. Conlin
인용정보 피인용 횟수 : 13  인용 특허 : 7

초록

A voltage level shifter comprises complementary transistors T1, T2 connected between a supply line vdd and an inverting input !IN. The gates of the transistors T1 and T2 receive a shifted version of the direct input signal IN from a source-follower comprising the transistors T3 and T4.

대표청구항

1. A voltage level shifter comprising: a first input for receiving a direct input signal; a second input for receiving an inverted input signal; an output for producing an inverted output signal which is inverted and level-shifted relative to the direct input signal; a voltage follower whose input i

이 특허에 인용된 특허 (7)

  1. Watanabe Toshio (Tokyo JPX), CMIS device with increased gain.
  2. Uchida Hideaki,JPX ; Ohhashi Kouji,JPX, Circuit for driving a liquid crystal display.
  3. Miyatake Kimio (Kyoto JPX) Imaki Takao (Kyoto JPX) Fujiwara Masahiko (Kyoto JPX), Fluid analyzer.
  4. Morris Bernard L., High-voltage tolerant input buffer in low-voltage technology.
  5. Tanaka Yasunori,JPX ; Suzuki Hiroaki,JPX, Level conversion circuit and semiconductor integrated circuit.
  6. Rabe, Robert L.; Swan, Paul J., Logic families interface circuit and having a CMOS latch for controlling hysteresis.
  7. Makino Eiichi (Yokohama JPX) Koyanagi Masaru (Yokohama JPX), Semiconductor integrated circuit device with data output circuit.

이 특허를 인용한 특허 (13)

  1. Fujita,Takeshi; Hirose,Hideaki, Frequency-controllable oscillator.
  2. Aiba, Yusuke; Ikeda, Masaki; Fujita, Takeshi; Hirose, Hideaki; Maruo, Akio, High-speed current switch circuit.
  3. Forbes, Leonard, Integrated circuit comparator or amplifier.
  4. Forbes, Leonard, Integrated circuit comparator or amplifier.
  5. Okumura, Haruhisa; Ode, Yukihide, Level converter circuit and a liquid crystal display device employing the same.
  6. Okumura,Haruhisa; Ode,Yukihide, Level converter circuit and a liquid crystal display device employing the same.
  7. Sasaki, Osamu; Ogawa, Yasuyuki; Takafuji, Yutaka, Level shift circuit and image display device.
  8. Matsumoto, Shoichiro; Komiya, Naoaki; Okuyama, Masahiro; Hirosawa, Koji, Level shifter for use in active matrix display apparatus.
  9. Yu, Jian-Shen, Level shifting circuit.
  10. Forbes, Leonard, Low voltage comparator.
  11. Gupta,Sanjay; Khan,Qadeer A., Miller capacitance tolerant buffer element.
  12. Yang, Tsen-Shau; Chao, Chin-Chieh; Wang, Chien-Kuo, Single-ended high-voltage level shifter for a TFT-LCD gate driver.
  13. Anderson, Jeremy R.; Narendra, Siva G.; De, Vivek K., Voltage buffer.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로