$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Dual mode memory for IC terminals 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G01R-031/28
  • H04L-001/22
출원번호 US-0521319 (2000-03-09)
발명자 / 주소
  • Lee D. Whetsel
출원인 / 주소
  • Texas Instruments Incorporated
대리인 / 주소
    Lawrence J. Bassuk
인용정보 피인용 횟수 : 2  인용 특허 : 12

초록

An electronic integrated circuit includes a signal path connected between the functional logic (15) thereof and an external output terminal thereof, which signal path includes a memory circuit (121C, 127C). The memory circuit is coupled to the output terminal and is selectively operable to detect an

대표청구항

1. An electronic integrated circuit, comprising:A . functional logic for performing logic functions of the integrated circuit; B. an output terminal which is accessible externally of the integrated circuit; C. a signal path connected between said functional logic and said output terminal for carryin

이 특허에 인용된 특허 (12)

  1. Wehrmacher John R. (Dallas TX), Automatic pin circuitry shutoff for an integrated circuit.
  2. Ganapathy Gopi (Austin TX) Thaden Robert (Austin TX) Horne Steve (Austin TX), Full scan optimization technique using drive one/drive zero elements and multiple capture clocking.
  3. Whetsel Lee D., IC having memoried terminals and zero-delay boundary scan.
  4. Whetsel Lee D., Low overhead memory designs for IC terminals.
  5. Huang Eddy C. (San Jose CA), Method and apparatus for providing output contention relief for digital buffers.
  6. Farwell William D. (Thousand Oaks CA), Method of testing interconnections in digital systems by the use of bidirectional drivers.
  7. Whetsel Lee D., Probeless testing of pad buffers on wafer.
  8. Whetsel Lee D. (Plano TX), Scan cell output latches using switches and bus holders.
  9. Hashizume Takeshi (Hyogo JPX) Sakashita Kazuhiro (Hyogo JPX), Scan path system and an integrated circuit device using the same.
  10. Whetsel Lee D., Self initializing and correcting shared resource boundary scan with output latching.
  11. Okumoto Koji (Tokyo JPX) Matsuno Katsumi (Kanagawa JPX) Shiono Toru (Tokyo JPX) Senuma Toshitaka (Tokyo JPX) Fukuda Tokuya (Tokyo JPX) Takada Shinji (Kanagawa JPX), Testing method for electronic apparatus.
  12. Whetsel Lee D., Very low overhead shared resource boundary scan design.

이 특허를 인용한 특허 (2)

  1. Barnhart, Carl Frederick; Lackey, David; Oakland, Steven Frederick, D flip-flop structure with flush path for high-speed boundary scan applications.
  2. Whetsel, Lee D., IC with latching and switched I/O buffers.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로