$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색도움말
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

통합검색

도움말도움말
상세검색 다국어 입력

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

MyON담기
내보내기 페이스북 공유 카카오톡 공유

Selectively coating bond pads

특허상세정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판) H01L-021/44   
미국특허분류(USC) 438/613; 438/614; 438/617
출원번호 US-0382930 (1999-08-25)
발명자 / 주소
출원인 / 주소
대리인 / 주소
    Trop, Pruner & Hu, P.C.
인용정보 피인용 횟수 : 11  인용 특허 : 7
초록
▼

Solder ball bond pads and wire bond pads may be selectively coated so that the wire bond bond pads have a thicker gold coating than the solder ball bond pads. This may reduce the embrittlement of solder ball joints while providing a sufficient thickness of gold for the wire bonding process. In general, gold coatings are desirable on electrical contact surfaces to prevent oxidation. However, the thickness of gold which is necessary on solder ball bond pads may be less and excessive gold may be disadvantageous. Thus, by masking the solder ball bond pads du...

대표
청구항

1. A method comprising:masking solder ball bond pads; coating gold on wire bond bond pads with said solder ball bond pads masked; surface mounting to said solder ball bond pads; and wire bond mounting to said wire bond bond pads.

이 특허에 인용된 특허 (7)

  1. Trask Philip A. (Laguna Hills CA) Pillai Vincent A. (Irvine CA) Gierhart Thomas J. (Fountain Valley CA). Electrical interconnection substrate with both wire bond and solder contacts. USP1994055311404.
  2. Trask Philip A. (Laguna Hills CA) Pillai Vincent A. (Irvine CA) Gierhart Thomas J. (Fountain Valley CA). Electrical interconnection substrate with both wire bond and solder contacts, and fabrication method. USP1995085445311.
  3. Erickson Curt A. Flip chip solder bump pad. USP2001016180265.
  4. Calviello Joseph A. (Kings Park NY). Method for fabricating MOMOM tunnel emission transistor. USP1987094692997.
  5. Pammer Erich (Taufkirchen DEX) Bischofberger Otfried (Munich DEX). Method for the galvanic manufacture of metallic bump-like lead contacts. USP1986074600600.
  6. Kano Isao (Tokyo JPX). Process for forming a multilayer wiring conductor structure in semiconductor device. USP1995015380679.
  7. Harnagel Gary L. (La Verne CA) Laga Gerry T. (Placentia CA) Harrison Joseph M. (San Dimas CA) Twaddell Victor A. (Fairport NY). Process of fabricating a Schottky barrier photovoltaic detector. USP1982104355456.

이 특허를 인용한 특허 피인용횟수: 11

  1. McCormick, John P.. Bonding pad interface. USP2004036706622.
  2. Brintzinger, Axel. Manufacturing of a corrosion protected interconnect on a substrate. USP2005096943101.
  3. Farnworth, Warren M.. Method for fabricating semiconductor components with conductors having wire bondable metalization layers. USP2005056887787.
  4. 'Khng, Victor Tan Cher; Chai, Lee Kian. Method for fabricating semiconductor package with multi-layer die contact and external contact. USP2009067550315.
  5. 'Khng,Victor Tan Cher; Chai,Lee Kian. Method for fabricating semiconductor package with multi-layer metal bumps. USP2007087253022.
  6. Burrell,Lloyd G.; Davis,Charles R.; Goldblatt,Ronald D.; Landers,William F.; Mehta,Sanjay C.. Method of fabricating a wire bond pad with Ni/Au metallization. USP2007117294565.
  7. Farnworth, Warren M.. Semiconductor component having conductors with wire bondable metalization layers. USP2004086784544.
  8. Farnworth,Warren M.. Semiconductor component having conductors with wire bondable metalization layers. USP2006117132750.
  9. 'Khng,Victor Tan Cher; Chai,Lee Kian. Semiconductor package having substrate with multi-layer metal bumps. USP2007047202556.
  10. Cher 'Khng,Victor Tan; Chai,Lee Kian. Semiconductor package with wire bonded stacked dice and multi-layer metal bumps. USP2007047208828.
  11. Gleason, Jeffrey N.. Using stabilizers in electroless solutions to inhibit plating of fuses. USP2004036709980.

IPC 상위 출원인