최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0541530 (2000-04-03) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 122 인용 특허 : 33 |
An FPGA configuration provides a virtual instruction. In a generic computation, the output pattern of a first instruction is compared to the input pattern of a second instruction. If the input and output patterns of the first and second instructions do not match, then a pattern manipulation instruct
1. A method for computation in a programmable logic device (PLD), the PLD including a logic plane and a plurality of memory planes, the method comprising:determining a first instruction of a computation task, wherein the first instruction has a first input pattern and a first output pattern; determi
※ AI-Helper는 부적절한 답변을 할 수 있습니다.