최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0650108 (2000-08-29) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 49 인용 특허 : 29 |
One aspect of the invention provides a consistent metal electroplating technique to form void-less metal interconnects in sub-micron high aspect ratio features on semiconductor substrates. One embodiment of the invention provides a method for filling sub-micron features on a substrate, comprising re
1. A method for filling sub-micron features on a substrate, comprising:a) reactive precleaning the substrate; b) depositing a barrier layer on the substrate using high density plasma physical vapor deposition; c) depositing a seed layer over the barrier layer using high density plasma physical vapor
※ AI-Helper는 부적절한 답변을 할 수 있습니다.