최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0740280 (2000-12-19) |
우선권정보 | DE-0125461 (1999-12-21) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 15 인용 특허 : 3 |
Disclosed is a multilayer electronics packaging structure, especially for use in a multi chip module. By forming an overlap of signal conductors by the respective mesh conductors, an improved shielding effect is achieved and coupling between signal conductors is reduced. By increasing the via punch
1. A multilayer module for packaging at least one electronic component, said module comprising;a plurality of electrically insulative layers; a plurality of electrically conductive layers, each of said electrically conductive layers being disposed between subsequent ones of said electrically insulat
※ AI-Helper는 부적절한 답변을 할 수 있습니다.