$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Fine pitch system and method for reinforcing bond pads in semiconductor devices 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/52
출원번호 US-0312385 (1999-05-14)
발명자 / 주소
  • Mukul Saran
  • Charles A. Martin
  • Ronald H. Cox
출원인 / 주소
  • Texas Instruments Incorporated
대리인 / 주소
    Michael K. Skrehot
인용정보 피인용 횟수 : 19  인용 특허 : 7

초록

A reinforcing system and method of fabrication for a semiconductor integrated circuit bond pad comprises a first dielectric layer or stack disposed under the bond pad; at least one second dielectric layer or stack disposed under the first dielectric layer; and a reinforcing metal structure disposed

대표청구항

1. A reinforcing system for a semiconductor integrated circuit having a damnascene metallization and copper bond pads consisting essentially of: a first dielectric layer disposed under said bonds pads; at least one second dielectric layer selected from HSQ, polymides, aerogels and parylenes disposed

이 특허에 인용된 특허 (7)

  1. Chittipeddi Sailesh ; Ryan Vivian, Bond pad design for integrated circuits.
  2. Hembree David R. ; Akram Salman, Method and apparatus for ultrasonic wet etching of silicon.
  3. Chen Kun-Cho,TWX ; Jenq Jason,TWX, Method and structure for preventing bonding pad peel back.
  4. Chang Yi-Chun,TWX ; Chen Jain-Hon,TWX, Method for preventing corrosion of bonding pad on a surface of a semiconductor wafer.
  5. Tanaka Kazuo,JPX, Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal.
  6. Sato Hisakatsu,JPX, Semiconductor device having a multi-latered wiring structure.
  7. Toh Tuck Fook,SGX ; Leong Chew Weng,SGX ; Yew Chee Kiang,SGX ; Ong Pang Hup,SGX, Thin chip-size integrated circuit package.

이 특허를 인용한 특허 (19)

  1. Kang, Seung H.; Krebs, Roland P.; Steiner, Kurt George; Ayukawa, Michael C.; Merchant, Sailesh Mansinh, Aluminum pad power bus and signal routing for integrated circuit devices utilizing copper technology interconnect structures.
  2. Miura, Taro; Fujishiro, Yoshikazu, Covering sheet, triplate line using the sheet, signal bus for computer using the sheet and covering structure of electronic circuit using the sheet.
  3. Zhang,Chen; King,John; Chiu,Luna, Fabrication of Parascan tunable dielectric chips.
  4. Kuo,Yian Liang; Lin,Yu Chang, Integrated circuit package bond pad having plurality of conductive members.
  5. Lu,Ding Chung; Wang,Chao Hsiung; Tsai,Cheng Yuan, Interconnect structure with polygon cell structures.
  6. Angell, David; Beaulieu, Frederic; Hisada, Takashi; Kelly, Adreanne; McKnight, Samuel Roy; Miyai, Hiromitsu; Petrarca, Kevin Shawn; Sauter, Wolfgang; Volant, Richard Paul; Weinstein, Caitlin W., Internally reinforced bond pads.
  7. Angell,David; Beaulieu,Frederic; Hisada,Takashi; Kelly,Adreanne; McKnight,Samuel Roy; Miyai,Hiromitsu; Petrarca,Kevin Shawn; Sauter,Wolfgang; Volant,Richard Paul; Weinstein,Caitlin W., Internally reinforced bond pads.
  8. Chen,Sheng Hsiung, Method of improving copper pad adhesion.
  9. Lin, Mou Shiung; Ting, Tah Kang Joseph, Semiconductor chip with redistribution metal layer.
  10. Minixhofer, Rainer; Vescoli, Verena, Semiconductor component with terminal contact surface.
  11. Watanabe, Kenichi; Ikeda, Masanobu; Kimura, Takahiro, Semiconductor device and method for manufacturing the same.
  12. Takewaki,Toshiyuki; Oda,Noriaki, Semiconductor device and method of manufacturing the same.
  13. Takewaki,Toshiyuki; Oda,Noriaki, Semiconductor device and method of manufacturing the same.
  14. Jeong, Jong-yeul, Semiconductor device for preventing crack in pad region and fabricating method thereof.
  15. Yamazaki, Yasushi, Semiconductor device having a bonding pad structure including an annular contact.
  16. Hashimoto, Shin; Mimura, Tadaaki, Semiconductor device with multilayered metal pattern.
  17. Hashimoto,Shin; Mimura,Tadaaki, Semiconductor device with multilayered metal pattern.
  18. Maeda, Jun, Semiconductor integrated circuit having connection pads over active elements.
  19. Petrarca,Kevin Shawn; Volant,Richard Paul, Wedgebond pads having a nonplanar surface structure.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로