최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0853735 (2001-05-10) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 18 인용 특허 : 9 |
According to one embodiment, a dielectric layer is deposited over an n-well. For example, the dielectric layer can be silicon dioxide, silicon nitride or a low-k dielectric. Subsequently, the dielectric layer is etched to fabricate an opening over the n-well. An interfacial oxide layer is next forme
1. A method for fabricating a lateral PNP transistor, said method comprising steps of:depositing a dielectric layer on a top surface of an n-well in a semiconductor substrate; etching said dielectric layer so as to fabricate an opening over said n-well, said top surface of said n-well being exposed
※ AI-Helper는 부적절한 답변을 할 수 있습니다.