최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0729528 (2000-12-05) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 1 인용 특허 : 13 |
The dimensional accuracy of trench formation and, hence, metal line width, in damascene technology is improved by employing a low Si-SiON etch stop layer/ARC with reduced etch selectivity with respect to the overlying dielectric material but having a reduced extinction coefficient (k). Embodiments i
1. A method of manufacturing a semiconductor device, the method comprising:forming a silicon oxynitride etch stop layer/anti-reflective coating (ARC) at a first thickness on a first dielectric layer, the silicon oxynitride having an extinction coefficient (k) of about -0.3 to about -0.6; forming a s
※ AI-Helper는 부적절한 답변을 할 수 있습니다.