최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0843818 (2001-04-30) |
우선권정보 | JP-0156843 (2000-05-26) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 25 인용 특허 : 7 |
The variable delay circuit has a delay circuit and a selector. The delay circuit is formed of a plurality of delay stages connected in cascade. The delay circuit receives an input signal at the initial delay stage and respectively outputs a delayed signal which is the input signal delayed, from the
1. A variable delay circuit comprising:a plurality of delay stages, connected in cascade, receiving selecting signals for selecting one of the delay stages, the delay stages outputting delay signals having different delay values, each delay stage receiving a corresponding one of the selecting signal
※ AI-Helper는 부적절한 답변을 할 수 있습니다.