$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Variable delay circuit and semiconductor integrated circuit having the same 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03H-011/26
출원번호 US-0843818 (2001-04-30)
우선권정보 JP-0156843 (2000-05-26)
발명자 / 주소
  • Atsumasa Sako JP
출원인 / 주소
  • Fujitsu Limited JP
대리인 / 주소
    Arent Fox Kintner Plotkin & Kahn, PLLC
인용정보 피인용 횟수 : 25  인용 특허 : 7

초록

The variable delay circuit has a delay circuit and a selector. The delay circuit is formed of a plurality of delay stages connected in cascade. The delay circuit receives an input signal at the initial delay stage and respectively outputs a delayed signal which is the input signal delayed, from the

대표청구항

1. A variable delay circuit comprising:a plurality of delay stages, connected in cascade, receiving selecting signals for selecting one of the delay stages, the delay stages outputting delay signals having different delay values, each delay stage receiving a corresponding one of the selecting signal

이 특허에 인용된 특허 (7)

  1. Truebenbach Eric L., Apparatus and method for providing a programmable delay with low fixed delay.
  2. Korhonen Veijo (Oulu FIX) Haapaporras Olli (Oulu FIX), Controlled oscillator.
  3. Kwon Gi W. (Kyoungki-do KRX), Data output buffer control circuit.
  4. Arkin Brian J., Programmable delay circuit having calibratable delays.
  5. McKinney David J. (Beaverton OR), Simplified structure for programmable delays.
  6. Higashisaka Norio (Itami JPX) Ohta Akira (Itami JPX), Variable delay circuit.
  7. Ohta Akira,JPX ; Higashisaka Norio,JPX ; Heima Tetsuya,JPX, Variable delay circuit and a variable pulse width circuit.

이 특허를 인용한 특허 (25)

  1. Pitkethly, Scott; Masleid, Robert Paul, Advanced repeater utilizing signal distribution delay.
  2. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
  3. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
  4. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
  5. Masleid, Robert Paul; Dholabhai, Vatsal, Circuit with enhanced mode and normal mode.
  6. Masleid, Robert Paul; Kowalczyk, Andre, Circuits and methods for detecting and assisting wire transitions.
  7. Masleid, Robert Paul, Configurable delay chain with stacked inverter delay elements.
  8. Masleid, Robert Paul, Configurable delay chain with switching control for tail delay elements.
  9. Masleid, Robert Paul, Configurable tapered delay chain with multiple sizes of delay elements.
  10. Cho,Young Chul; Kim,Joung Yeal; Kim,Sung Hoon, Delay circuit and semiconductor device including same.
  11. Kim, Kang Yong; Choi, Dong Myung, Delay stage-interweaved analog DLL/PLL.
  12. Masleid, Robert P, Inverting zipper repeater circuit.
  13. Masleid, Robert P., Inverting zipper repeater circuit.
  14. Masleid, Robert Paul, Inverting zipper repeater circuit.
  15. Masleid, Robert, Leakage efficient anti-glitch filter.
  16. Kaviani, Alireza S., Method and apparatus for reducing jitter in a delay line and a trim unit.
  17. McWilliams, John L., Non-iterative introduction of phase delay into signal without feedback.
  18. Masleid, Robert Paul, Power efficient multiplexer.
  19. Masleid, Robert Paul, Power efficient multiplexer.
  20. Masleid, Robert Paul, Power efficient multiplexer.
  21. Masleid, Robert Paul, Power efficient multiplexer.
  22. Masleid,Robert Paul, Power efficient multiplexer.
  23. Masleid, Robert Paul; Dholabhai, Vatsal; Klingner, Christian, Repeater circuit having different operating and reset voltage ranges, and methods thereof.
  24. Masleid, Robert Paul; Dholabhai, Vatsal, Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability.
  25. Masleid, Robert P.; Burr, James B., Stacked inverter delay chain.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로