과제명
NTIS 과제연계
과제기간
총연구비
- 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
- 검색연산자
| 검색연산자 | 기능 | 검색시 예 |
|---|---|---|
| () | 우선순위가 가장 높은 연산자 | 예1) (나노 (기계 | machine)) |
| 공백 | 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 | 예1) (나노 기계) 예2) 나노 장영실 |
| | | 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 | 예1) (줄기세포 | 면역) 예2) 줄기세포 | 장영실 |
| ! | NOT 이후에 있는 검색어가 포함된 문서는 제외 | 예1) (황금 !백금) 예2) !image |
| * | 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 | 예) semi* |
| "" | 따옴표 내의 구문과 완전히 일치하는 문서만 검색 | 예) "Transform and Quantization" |
연합인증
연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.
이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.
연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison 등이 있습니다.
한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.
다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)
연합인증 절차는 다음과 같습니다.
최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용
그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용
연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.
이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.
연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison 등이 있습니다.
한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.
다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)
연합인증 절차는 다음과 같습니다.
최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용
그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용
연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기
특허 상세정보
Open-cavity semiconductor die package
| 국가/구분 | United States(US) Patent 등록 |
|---|---|
| 국제특허분류(IPC7판) | H01L-021/44 H01L-021/48 H01L-021/50 |
| 미국특허분류(USC) | 438/116; 438/110; 438/123 |
| 출원번호 | US-0950702 (2001-09-13) |
| 발명자 / 주소 |
|
| 출원인 / 주소 |
|
| 대리인 / 주소 |
|
| 인용정보 | 피인용 횟수 : 3 인용 특허 : 21 |
초록
A semiconductor die carrier includes a housing that defines a cavity for holding one or more semiconductor dies, electrically conductive leads, and a cover plate having an aperture formed therethrough. The housing includes insulative side walls and a end plate joined to the side walls. The side walls and the end plate may be molded together as a one-piece unit. One or more of the side walls includes openings for receiving the leads so that an internal lead section extends within the cavity and an external lead section extends from the side walls external...
대표
청구항
1. A method of manufacturing a semiconductor die package comprising the steps of:forming a package assembly including a plurality of electrically conductive leads and a housing defining a cavity for holding at least one semiconductor die, said housing including a plurality of insulative side walls, an internal side wall within said side walls, and an end plate joined to the side walls, each of said plurality of electrically conductive leads extending through at least first and second of said side walls such that an internal lead section extends within th...
이 특허에 인용된 특허 (21)
- Scherer Jeremy D. (Dartmouth MA) Tower Steven A. (Dartmouth MA), All metal flat package for microcircuitry.
- Ishiwa Tadashi,JPX, Electrical contact of an integral metal sheet type comprising a pin contact portion, a press-fit portion and a terminal.
- Goldfarb Samuel (21 Sycamore Dr. Roslyn ; County of Nassau NY 11576), Electronic component package with multiconductive base forms for multichannel mounting.
- Broom Ronald F. (Zurich CHX), Encapsulated light emitting diodes.
- Salera Edmond A. (Santa Barbara CA), Hybrid microelectronic circuit package.
- Krumme John F. (Woodside CA) Hodgson Darel E. (Palo Alto CA), Integrated circuit package and seal therefor.
- Kaldenberg Peter Jacobus,NLX, Method for encapsulating an integrated semi-conductor circuit.
- Koepke Richard A. (New Bedford MA) Koepke George O. (Rochester NY), Method for fabricating a fold-up frame.
- Smith Donald A. (Union City PA) Carter William H. (Union City PA) Dingfelder Howard E. (Corry PA) Burgess Dale L. (Union City PA) Gates Alan B. (Corry PA), Method for making plastic leaded chip carrier.
- Cabaud Aim (28 ; rue de Villacoublay Velizy FRX), Method of applying contacts to circuit support.
- Gall Peter J., Method of fabricating integrated circuit package with opening allowing access to die.
- Hingorany Prem R. (Broomfield CO), Method of manufacture power hybrid microcircuit.
- Gates ; Jr. Louis E. (Westlake Village CA) Kamensky Albert (Redondo Beach CA) Devendorf Don C. (Los Angeles CA), Microelectronic package.
- Selinko George J. (Lighthouse Point FL), Non-hermetically sealed stackable chip carrier package.
- Ingram Arthur J. (Allentown PA) Weingrod Irving (Allentown PA), Package for semiconductor integrated circuits.
- Hur Ki-Rok,KRX, Package for solid state image sensing device and method for manufacturing thereof.
- Kim Jin-Sung (Chungcheongbuk-do KRX) Huh Gi-Rok (Chungcheongbuk-do KRX), Process for manufacturing a resin molded image pick-up semiconductor chip having a window.
- Brown Candice H. (San Jose CA), Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit la.
- Crane ; Jr. Stanford W. ; Krishnapura Lakshminarasimha, Semiconductor die package for mounting in horizontal and upright configurations.
- Takahashi Yoshiharu (Itami JPX) Hirose Tetsuya (Itami JPX) Ichiyama Hideyuki (Itami JPX), Semiconductor pressure sensor.
- Dutta Vivek B. (Cupertino CA) Demmin Jeffrey C. (Mt. View CA) DiOrio Mark L. (Cupertino CA) Ewanich Jon T. (Cupertino CA), Stadium-stepped package for an integrated circuit with air dielectric.
