$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of forming interconnectings in semiconductor devices 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/4763
출원번호 US-0014921 (2001-12-11)
우선권정보 EP-0830810 (2000-12-12)
발명자 / 주소
  • Mario Napolitano IT
출원인 / 주소
  • STMicroelectronics S.R.L. IT
대리인 / 주소
    Lisa K. Jorgenson
인용정보 피인용 횟수 : 7  인용 특허 : 10

초록

A method for forming an conductive interconnection in an electronic semiconductor device includes forming a layer of insulating material on a substrate of semiconductor material having a contact region therein, and forming a first opening through the layer of insulating material to expose the contac

대표청구항

1. A method for forming at least one conductive interconnection in an electronic semiconductor device comprising:forming a layer of insulating material on a substrate of semiconductor material having at least one contact region therein; forming at least one first opening through the layer of insulat

이 특허에 인용된 특허 (10)

  1. Black Jimmy C. (Palm Bay FL) Roberts Bruce E. (Palm Bay FL) Matlock Dyer A. (Melbourne FL), Electrodeposition of submicrometer metallic interconnect for integrated circuits.
  2. Chiang Chien ; Fraser David B. ; Mack Anne S. ; Lee Jin ; Tzeng Sing-Mo,TWX ; Pan Chuanbin ; Ochoa Vicky ; Marieb Thomas ; Fang Sychyi, Fabricating low K dielectric interconnect systems by using dummy structures to enhance process.
  3. Lane Richard H. (Hillsboro OR) Ebel Timothy M. (Aloha OR), Gold interconnect with sidewall-spacers.
  4. Zhao Bin ; Brongo Maureen R., Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing.
  5. Wollesen Donald L., Low capacitance interconnection.
  6. Buynoski Matthew S., Method of forming low dielectric semiconductor device with rigid, metal silicide lined interconnection system.
  7. Buynoski Matthew S., Method of forming low dielectric tungsten lined interconnection system.
  8. Havemann Robert H. (Plano TX) Jeng Shin-puu (Plano TX), Multilevel interconnect structure with air gaps formed between metal leads.
  9. Weisman Douglas H., Process for forming high aspect ratio circuit features.
  10. Wilson Arthur M. ; larsen Jody D., Selective slurries for the formation of conductive structures.

이 특허를 인용한 특허 (7)

  1. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  2. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  3. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  4. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  5. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  6. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  7. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로