최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0843518 (2001-04-26) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 264 인용 특허 : 14 |
Method and structures are provided for conformal lining of dual damascene structures in integrated circuits, and particularly of openings formed in porous materials. Trenches and contact vias are formed in insulating layers. The pores on the sidewalls of the trenches and vias are blocked, and then t
1. A damascene metallization process, comprising:forming a trench in a desired wiring pattern in a porous insulating layer above a semiconductor substrate; forming a contact via extending downwardly from a floor of the trench to expose at least part of an underlying conductive element; blocking pore
※ AI-Helper는 부적절한 답변을 할 수 있습니다.