검색연산자 | 기능 | 검색시 예 |
---|---|---|
() | 우선순위가 가장 높은 연산자 | 예1) (나노 (기계 | machine)) |
공백 | 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 | 예1) (나노 기계) 예2) 나노 장영실 |
| | 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 | 예1) (줄기세포 | 면역) 예2) 줄기세포 | 장영실 |
! | NOT 이후에 있는 검색어가 포함된 문서는 제외 | 예1) (황금 !백금) 예2) !image |
* | 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 | 예) semi* |
"" | 따옴표 내의 구문과 완전히 일치하는 문서만 검색 | 예) "Transform and Quantization" |
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) | H03M-013/03 |
미국특허분류(USC) | 714/786 |
출원번호 | US-0223473 (1998-12-30) |
발명자 / 주소 | |
출원인 / 주소 | |
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 89 인용 특허 : 8 |
The present invention is a method and apparatus for encoding and decoding a turbo code. In the encoder, an interleaver interleaves and delays a block of input bits to generate interleaved input bits and delayed input bits. A first encoder generates a first, second, and third encoded bits. A second encoder generates a fourth encoded bit. A symbol generator generates a plurality of symbols which correspond to the input bits. In a decoder, a sync search engine detects a synchronizing pattern and extracts symbols from the encoded bits. An input buffer is cou...
1. An apparatus comprising:an interleaver to interleave and delay a block of input bits, the interleaver generating interleaved input bits and delayed input bits; a serial-to-parallel converter coupled to the interleaver to pair consecutive bits of one of the interleaved and delayed input bits; a first encoder coupled to the serial-to-parallel converter to generate a first, second, and third encoded bits from the paired bits; a second encoder coupled to the serial-to-parallel converter to generate a fourth encoded bit; and a symbol generator coupled to t...