$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Programmable logic device capable of preserving user data during partial or complete reconfiguration 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-007/38
출원번호 US-0363990 (1999-07-29)
발명자 / 주소
  • Schultz, David P.
  • Hung, Lawrence C.
  • Goetting, F. Erich
출원인 / 주소
  • Xilinx, Inc.
대리인 / 주소
    Behiel, Arthur J.Young, Edel M.
인용정보 피인용 횟수 : 17  인용 특허 : 10

초록

A programmable logic device (PLD) can be reconfigured without losing state data derived from logical operations performed using a previous logic configuration. One PLD in accordance with the invention includes a number of configurable logic blocks (CLBs) and input/output blocks (IOBs). Each CLB and

대표청구항

A programmable logic device (PLD) can be reconfigured without losing state data derived from logical operations performed using a previous logic configuration. One PLD in accordance with the invention includes a number of configurable logic blocks (CLBs) and input/output blocks (IOBs). Each CLB and

이 특허에 인용된 특허 (10)

  1. Lee Napoleon W. ; Curd Derek R. ; Seltzer Jeffrey H. ; Goldberg Jeffrey ; Chiang David ; Rao Kameswara K. ; Kucharewski ; Jr. Nicholas, Circuit for partially reprogramming an operational programmable logic device.
  2. Young Steven P. ; Chaudhary Kamal ; Bauer Trevor J., FPGA repeatable interconnect structure with hierarchical interconnect lines.
  3. Lawman Gary R. ; New Bernard J., FPGA system with user-programmable configuration ports and method for reconfiguring the FPGA.
  4. Brehmer Geoffrey E., Low voltage fully differential operational amplifier with improved common mode circuitry.
  5. Kelem Steven H. ; Lawman Gary R., On-chip logic analysis and method for using the same.
  6. Mohan Sundararajarao, On-chip self-modification for PLDs.
  7. Erickson Charles R. (Fremont CA) Freidin Philip M. (Sunnyvale CA) Pierce Kerry M. (Canby OR), Phase-locked delay loop for clock correction.
  8. Ong Randy T. (Cupertino CA), Programmable logic device which stores more than one configuration and means for switching configurations.
  9. Schultz David P. ; Hung Lawrence C. ; Goetting F. Erich, Programmable logic device with delay-locked loop.
  10. Hung Lawrence C., Programmable logic device with partially configurable memory cells and a method for configuration.

이 특허를 인용한 특허 (17)

  1. Bender, Carl A.; Hanscom, Jeffrey C.; Needham, Thomas D., Avoiding non-posted request deadlocks in devices by holding the sending of requests.
  2. Bender, Carl A.; Hanscom, Jeffrey C.; Needham, Thomas D., Avoiding non-posted request deadlocks in devices by holding the sending of requests.
  3. Master, Paul L.; Watson, John, Configurable hardware based digital imaging apparatus.
  4. Nishihara, Yoshio; Sato, Yoshihide; Yamada, Norikazu; Satonaga, Tetsuichi, METHOD PROGRAMMABLE LOGIC DEVICE, INFORMATION PROCESSING SYSTEM AND METHOD OF RECONFIGURING CIRCUIT FOR SEQUENTIALLY PROCESSING DATA IN BLOCKS AND TEMPORARILY STORING DATA PROCESSED UNTIL NEXT CONFIG.
  5. Molson, Philippe; San, Tony, Method and apparatus for providing protected intellectual property.
  6. Mark,David; Simmons,Randy J.; Le,Huy Quang; Afzal,Kazi S., Methods of testing interconnect lines in programmable logic devices using partial reconfiguration.
  7. Starr,Gregory W.; Chang,Richard Yen Hsiang; Aung,Edward P., Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode.
  8. Ward, Derek, Programmable controller for use with monitoring device.
  9. Ward, Derek, Programmable logic controller and related electronic devices.
  10. Mitsumori, Toshimasa; Sayama, Takuya, Programmable logic device and programming method.
  11. Tang,Howard; Law,Henry; Rutledge,David L.; Agrawal,Om P.; Fontana,Fabiano, Programmable logic devices with transparent field reconfiguration.
  12. Bender, Carl A.; Hadzic, Nihad; Hanscom, Jeffrey C.; Haynie, Howard M.; Turner, Jeffrey M., Re-programming programmable hardware devices without system downtime.
  13. Bender, Carl A.; Hadzic, Nihad; Hanscom, Jeffrey C.; Haynie, Howard M.; Turner, Jeffrey M., Re-programming programmable hardware devices without system downtime.
  14. Tang, Howard; Shen, Ju; Kow, San-Ta, Reconfiguration of programmable logic devices.
  15. Tang, Howard; Spinti, Roger; Kow, San Ta; Shen, Ju, Register data retention systems and methods during reprogramming of programmable logic devices.
  16. Blanc, Frédéric; David, Raphaël, Structure and method for backing up and restitution of data.
  17. Tracy,Paul; Wright,Adam, System for loading configuration data into a configuration word register by independently loading a plurality of configuration blocks through a plurality of configuration inputs.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로