$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Apparatus and method for automatically selecting an appropriate signal from a plurality of signals, based on the configuration of a peripheral installed within a computing device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-013/10
  • G06F-001/04
출원번호 US-0378560 (1999-08-19)
발명자 / 주소
  • Voit, Paul J.
출원인 / 주소
  • Micron Technology, Inc.
대리인 / 주소
    Knobbe Martens Olson & Bear LLP
인용정보 피인용 횟수 : 22  인용 특허 : 5

초록

An improved computer clock circuit capable of automatically detecting the internal clock frequency of a peripheral component installed in a peripheral component interconnect (PCI) slot, and supplying the PCI slot with the a clock signal of a specified frequency. In one embodiment, the clock circuit

대표청구항

An improved computer clock circuit capable of automatically detecting the internal clock frequency of a peripheral component installed in a peripheral component interconnect (PCI) slot, and supplying the PCI slot with the a clock signal of a specified frequency. In one embodiment, the clock circuit

이 특허에 인용된 특허 (5)

  1. Curry Sean Eugene (Pflugerville TX) Wolford Barry Joe (Austin TX), Generation of a synthetic clock signal in synchronism with a high frequency clock signal and corresponding to a low freq.
  2. Keshtbod Parviz, Internal oscillator circuit including a ring oscillator controlled by a voltage regulator circuit.
  3. Morgan Wayne A. (Granada Hills CA), Programmable band-pass amplifier for use with implantable medical device.
  4. Kubista Thomas T. (Eagan MN), Redundant synchronized clock controller.
  5. Pau Danilo,ITX, Windowed clock generation.

이 특허를 인용한 특허 (22)

  1. Bennett,Joseph A.; Sastry,David, Apparatus and method for converting parallel and serial PCI hot plug signals.
  2. Munguia, Peter R., Apparatus for adjusting a clock frequency of a variable speed bus.
  3. Brown, John M.; Holeman, James E., Bus capability voting mechanism.
  4. Barr,Andrew H.; Espinoza Ibarra,Ricardo, Bus clock frequency management based on characteristics of an application program.
  5. Barr,Andrew H.; Espinoza Ibarra,Ricardo; Somervill,Kevin M., Bus clock frequency management based on device bandwidth characteristics.
  6. Barr,Andrew H.; Espinoza Ibarra,Ricardo; Somervill,Kevin M., Bus clock frequency management based on device load.
  7. Allen, Jonathan Michael; Jones, Steven Paul; Moertl, Daniel Frank; Yanes, Adalberto Guillermo, Clock generation for multiple secondary buses of a PCI bridge.
  8. Bauch,Jeffrey; Berard,Richard; Pasqualino,Christopher R.; Petilli,Stephen G., Dual link DVI transmitter serviced by single Phase Locked Loop.
  9. Bauch,Jeffrey; Berard,Richard; Pasqualino,Christopher R.; Petilli,Stephen G., Dual link DVI transmitter serviced by single phase locked loop.
  10. Elbe,Astrid; Janssen,Norbert; Sedlak,Holger, Electronic circuit with asynchronous clocking of peripheral units.
  11. Wang,Tse Hsien, IDE control device suitable for supplying a plurality of requested clock signals to various hard discs.
  12. Castellano,Andrew J.; Vorenkamp,Pieter; Chen,Chun Ying, Inter-device adaptable interfacing clock skewing.
  13. Thurlo,Clark S.; Hawthorne, III,Lorenza L., Method and apparatus for detecting a device's ability to run at a selected frequency in a PCI non-inhibit bus-connect mode.
  14. Vergnes,Alain; Lardy,Olivier, Method and apparatus for driving multiple peripherals with different clock frequencies in an integrated circuit.
  15. Carpenter, Gary Dale; Chandra, Vikas, Method and apparatus having dynamically scalable clock domains for selectively interconnecting subsystems on a synchronous bus.
  16. Whitby-Strevens, Colin; Johas Teener, Michael D., Methods and apparatus for bridged data transmission and protocol translation in a high serialized data system.
  17. Whitby-Strevens, Colin; Johas Teener, Michael, Methods and apparatus for bridged data transmission and protocol translation in a high-speed serialized data system.
  18. Whitby-Strevens, Colin; Johas Teener, Micheal D., Methods and apparatus for bridged data transmission and protocol translation in a high-speed serialized data system.
  19. Whitby Strevens, Colin; Johas Teener, Michael D., Methods and apparatus for high-speed serialized data transfer over network infrastructure using a different protocol.
  20. Ushiro, Tadahiro, Microcomputer incorporating peripheral circuits.
  21. Munguia,Peter R., Power managed busses and arbitration.
  22. Walton,John K.; Porat,Ofer; MacLellan,Christopher S.; Castel,Daniel; Chilton,Kendell A.; Campbell,Brian K.; Robidoux,Gregory S.; Magnuson,Brian D., System having backplane performance capability selection logic.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로