최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0894679 (2001-06-28) |
우선권정보 | DE-0031462 (2000-06-28) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 5 인용 특허 : 4 |
A multichip configuration in which a plurality of semiconductor chips in a module are connected together in such a way that the voltage drop across internal gate resistors is minimized, in order in the event of a short circuit to prevent the short circuit current rising with the gate voltage.
1. A multichip configuration, comprising: a module containing a gate/clamping terminal, a multiplicity of semiconductor chips connected in parallel and having a plurality of gate terminals and, a plurality of parallel circuits each having a resistor and a diode connected in parallel with one anot
※ AI-Helper는 부적절한 답변을 할 수 있습니다.