$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Formation of planar dielectric layers using liquid interfaces 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • C03B-018/00
출원번호 US-0389679 (1999-09-02)
발명자 / 주소
  • Robinson, Karl M.
출원인 / 주소
  • Micron Technology, Inc.
대리인 / 주소
    Dorsey & Whitney LLP
인용정보 피인용 횟수 : 10  인용 특허 : 7

초록

A method and apparatus for forming a planar layer on a surface of a microelectronic substrate. The method comprises controlling a temperature of a liquid support material to be at least an annealing temperature of material comprising the planar layer. In one embodiment, the planar layer material has

대표청구항

A method and apparatus for forming a planar layer on a surface of a microelectronic substrate. The method comprises controlling a temperature of a liquid support material to be at least an annealing temperature of material comprising the planar layer. In one embodiment, the planar layer material has

이 특허에 인용된 특허 (7)

  1. Blalock Guy T. ; Stroupe Hugh E. ; Gordon Brian F., Deadhesion method and mechanism for wafer processing.
  2. Sleighter George E. (Natrona Heights PA), Glass ribbon float tank with a pyrometer assembly having a heated viewing tube and method of use.
  3. Paranjpe Ajit P. (Plano TX), Method for planarization.
  4. Hirakawa Tadao (Yokohama JPX) Tamura Sachio (Yokohama JPX) Sasanami Hiromitsu (Kawasaki JPX), Method for producing a package-type semiconductor assembly.
  5. Keiji Maeda JP; Shigeru Miyagawa JP, Method of coating semiconductor wafer with resin and mold used therefor.
  6. Matsuda Tetsuo (Poughkeepsie NY) Okumura Katsuya (Poughkeepsie NY), Method of planarizing a semiconductor workpiece surface.
  7. Doan Trung T. ; Blalock Guy T. ; Durcan Mark ; Meikle Scott G., Planarization process for semiconductor substrates.

이 특허를 인용한 특허 (10)

  1. Yokomizo,Kenji, Apparatus and method of securing a workpiece during high-pressure processing.
  2. Jones,William Dale, Control of fluid flow in the processing of an object with a fluid.
  3. Sheydayi,Alexei; Sutton,Thomas, Gate valve for plus-atmospheric pressure semiconductor process vessels.
  4. Jones, William D., High pressure fourier transform infrared cell.
  5. Biberger,Maximilian A.; Layman,Frederick Paul; Sutton,Thomas Robert, High pressure processing chamber for semiconductor substrate.
  6. Jones,William Dale, High-pressure processing chamber for a semiconductor wafer.
  7. Chen,B. Michelle; Shin,Ho Seon; Dordi,Yezdi; Morad,Ratson; Cheung,Robin, Method and apparatus for annealing copper films.
  8. Morad, Ratson; Shin, Ho Seon; Cheung, Robin; Kogan, Igor, Method and apparatus for heating and cooling substrates.
  9. Morad, Ratson; Shin, Ho Seon; Cheung, Robin; Kogan, Igor, Method for heating and cooling substrates.
  10. Jacobson,Gunilla; Yellowaga,Deborah, Treatment of a dielectric layer using supercritical CO.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로