$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Level shifting, scannable latch, and method therefor 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-003/289
출원번호 US-0112487 (2002-03-28)
발명자 / 주소
  • Carballo, Juan-Antonio
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    England, AnthonySalys, Casimer K.
인용정보 피인용 횟수 : 31  인용 특허 : 4

초록

Latch circuitry has a data input stage for sampling a first input signal responsive to a first timing signal and generating a signal on an intermediate node in the latch circuitry. The latch circuitry also has a scan input stage for sampling a second input signal responsive to a second timing signal

대표청구항

Latch circuitry has a data input stage for sampling a first input signal responsive to a first timing signal and generating a signal on an intermediate node in the latch circuitry. The latch circuitry also has a scan input stage for sampling a second input signal responsive to a second timing signal

이 특허에 인용된 특허 (4)

  1. Ruparel Kamalesh (San Jose CA), Apparatus for scannable D-flip-flop which scans test data independent of the system clock.
  2. Yurash Stephen A. (Palo Alto CA), Dual latch clocked LSSD and method.
  3. Yamamura Norihisa (Tokyo JPX) Hibino Kazunori (Toshima JPX) Hayakawa Tatsuo (Asao JPX), Fail safe level shifter.
  4. Candage Anthony B.,CAX ; Deliyannides George,CAX, High speed low voltage swing receiver for mixed supply voltage interfaces.

이 특허를 인용한 특허 (31)

  1. Pitkethly, Scott; Masleid, Robert Paul, Advanced repeater utilizing signal distribution delay.
  2. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
  3. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
  4. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
  5. Masleid, Robert Paul; Dholabhai, Vatsal, Circuit with enhanced mode and normal mode.
  6. Masleid, Robert Paul; Kowalczyk, Andre, Circuits and methods for detecting and assisting wire transitions.
  7. Masleid, Robert, Circuits, systems and methods relating to a dynamic dual domino ring oscillator.
  8. Masleid, Robert Paul, Column select multiplexer circuit for a domino random access memory array.
  9. Masleid, Robert Paul, Configurable delay chain with stacked inverter delay elements.
  10. Masleid, Robert Paul, Configurable tapered delay chain with multiple sizes of delay elements.
  11. Masleid, Robert P.; Pitkethly, Scott, Cross point switch.
  12. Masleid, Robert P.; Pitkethly, Scott, Cross point switch.
  13. Masleid, Robert P.; Pitkethly, Scott, Cross point switch.
  14. Masleid, Robert P, Dynamic ring oscillators.
  15. Masleid, Robert P, Inverting zipper repeater circuit.
  16. Masleid, Robert P., Inverting zipper repeater circuit.
  17. Masleid, Robert Paul, Inverting zipper repeater circuit.
  18. Masleid, Robert, Leakage efficient anti-glitch filter.
  19. Lim, Kyoung Moon, Level shifter and latch with the same built in.
  20. Masleid, Robert Paul, Power efficient multiplexer.
  21. Masleid, Robert Paul, Power efficient multiplexer.
  22. Masleid, Robert Paul, Power efficient multiplexer.
  23. Masleid, Robert Paul, Power efficient multiplexer.
  24. Masleid, Robert Paul; Dholabhai, Vatsal; Klingner, Christian, Repeater circuit having different operating and reset voltage ranges, and methods thereof.
  25. Masleid, Robert Paul; Dholabhai, Vatsal, Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability.
  26. Stoiber, Steven T.; Siu, Stuart, Ring based impedance control of an output driver.
  27. Stoiber, Steven T.; Siu, Stuart, Ring based impedance control of an output driver.
  28. Masleid, Robert Paul; Sousa, Jose; Kottapalli, Venkata, Scannable dynamic circuit latch.
  29. Masleid, Robert P.; Burr, James B., Stacked inverter delay chain.
  30. Pitkethly, Scott; Masleid, Robert P., Triple latch flip flop system and method.
  31. Pitkethly,Scott; Masleid,Robert P., Triple latch flip flop system and method.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로