$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Bond-pad with pad edge strengthening structure 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
출원번호 US-0327875 (1999-06-08)
발명자 / 주소
  • Lin, Shi-Tron
  • Chan, Chin-Jong
출원인 / 주소
  • Winbond Electronics Corp.
대리인 / 주소
    Liauh, W. Wayne
인용정보 피인용 횟수 : 13  인용 특허 : 4

초록

A bond pad structure for use in wire bonding application during the packaging operation of semiconductor devices which contains a bond frame structure for holding the bond pad in place to prevent bond pad peel-off problem. The bond pad structure is a laminated structure containing a metal bond pad l

대표청구항

1. A method for fabricating a bond pad structure for use in an integrated circuit comprising the steps of: (a) forming an underlying layer on a wafer surface; (b) forming a middle dielectric layer on top of said underlying layer, said middle dielectric layer containing a first through-hole forme

이 특허에 인용된 특허 (4)

  1. Wollesen Donald L. (Saratoga CA), High conductivity interconnection line.
  2. Mehta Sunil D. ; Li Xiao-Yu, Method for forming a semiconductor device having high reliability passivation overlying a multi-level interconnect.
  3. Okushima Mototsugu,JPX, Multilayer wiring structure and semiconductor device having the same, and manufacturing method therefor.
  4. Tanaka Kazuo,JPX, Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal.

이 특허를 인용한 특허 (13)

  1. Huang,Tai Chun; Lee,Tze Liang, Bonding pad and via structure design.
  2. Nagel, Detlef; Buhr, Reinhart; Ochsenkühn, Hanns-Georg; Paul, Jens, Electrical component with a contact and method for forming a contact on a semiconductor material.
  3. Yoshii, Masahito, Electro-optical device, wiring board, and electronic apparatus.
  4. Venkitachalam, Girish; Rahim, Irfan; McElheny, Peter John, Integrated circuit bond pad structures.
  5. Rhodes,Howard E., Local multilayered metallization.
  6. Rhodes,Howard E., Local multilayered metallization.
  7. Daubenspeck, Timothy H.; Gambino, Jeffrey P.; Muzzy, Christopher D.; Questad, David L.; Sauter, Wolfgang; Sullivan, Timothy D., Metal pad structure for thickness enhancement of polymer used in electrical interconnection of semiconductor die to semiconductor chip package substrate with solder bump.
  8. Lee,Jin Hyuk; Kim,Gu Sung; Lee,Dong Ho; Jang,Dong Hyeon, Method for manufacturing a wafer level chip scale package.
  9. Chen,Sheng Hsiung, Method of improving copper pad adhesion.
  10. Reddy,Srinivasa N.; Farooq,Mukta G.; Prettyman,Kevin M., Multilayer ceramic substrate with single via anchored pad and method of forming.
  11. Yamazaki, Yasushi, Semiconductor device having a bonding pad structure including an annular contact.
  12. Kuo, Po-Chen, Semiconductor device with modified pad spacing structure.
  13. Chen, Yu-Feng; Chen, Chen-Shien; Wu, Sheng-Yu; Kuo, Tin-Hao; Lin, Yen-Liang, Semiconductor device, integrated circuit structure using the same, and manufacturing method thereof.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로