$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

High speed clock synchronous semiconductor memory in which the column address strobe signal is varied in accordance with a clock signal 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G11C-007/00
출원번호 US-0756800 (2001-01-10)
우선권정보 JP-0006267 (2000-01-12)
발명자 / 주소
  • Tanaka, Yousuke
  • Katayama, Masahiro
  • Yokoyama, Yuji
  • Akasaki, Hiroshi
  • Miyaoka, Shuichi
  • Kobayashi, Toru
출원인 / 주소
  • Hitachi, Ltd., Hitachi ULSI Systems Co., Ltd.
대리인 / 주소
    Antonelli, Terry, Stout & Kraus, LLP
인용정보 피인용 횟수 : 36  인용 특허 : 5

초록

The column address strobe signal (CAS) which is changed in cycles as many as a plurality of times that of a clock signal cycle is input to the memory block (MBK0 to MBKn). A plurality of serial data readout from the memory cell array (10) and parallel/serial converted by a parallel/serial converter

대표청구항

The column address strobe signal (CAS) which is changed in cycles as many as a plurality of times that of a clock signal cycle is input to the memory block (MBK0 to MBKn). A plurality of serial data readout from the memory cell array (10) and parallel/serial converted by a parallel/serial converter

이 특허에 인용된 특허 (5)

  1. Karino Shingo (Osaka JPX), Line memory.
  2. Kun Ho Wu TW; Hai Feng Chuang TW, SDR and QDR converter and interface card, motherboard and memory module interface using the same.
  3. Kazuyuki Kanazashi JP, Semiconductor integrated circuit.
  4. Kubota Norihiko,JPX ; Yoshikawa Sadao,JPX, Semiconductor memory device including serial/parallel conversion circuit.
  5. Matoba Mikio (Ibaraki JPX) Sugawara Ken (Ibaraki JPX) Sakairi Shigeru (Tsukuga JPX), Semiconductor serial/parallel-parallel/serial file memory and storage system.

이 특허를 인용한 특허 (36)

  1. Janzen,Leel S., Apparatus and method for generating a delayed clock signal.
  2. Janzen,Leel S., Apparatus and method for generating a delayed clock signal.
  3. Janzen,Leel S., Apparatus and method for generating a delayed clock signal.
  4. Janzen,Leel S., Apparatus and method for generating a delayed clock signal.
  5. Janzen,Leel S., Apparatus and method for generating a delayed clock signal.
  6. Gillingham, Peter B.; Allan, Graham, Clock mode determination in a memory system.
  7. Sawada, Seiji, Clock synchronous semiconductor memory device.
  8. Janzen, Leel S., Computer systems having apparatus for generating a delayed clock signal.
  9. Kim, Jae Heung, Data conversion circuit, and semiconductor memory apparatus using the same.
  10. Bal,Ankur; Agarwal,Manish, Efficient latch array initialization.
  11. Best, Scott C., Individual data line strobe-offset control in memory systems.
  12. Kizer, Jade M.; Doraiswamy, Sivakumar; Lau, Benedict, Memory controller for strobe-based memory systems.
  13. Kizer, Jade M.; Doraiswamy, Sivakumar; Lau, Benedict, Memory controller for strobe-based memory systems.
  14. Kizer, Jade M.; Doraiswamy, Sivakumar; Lau, Benedict, Memory controller for strobe-based memory systems.
  15. Kizer, Jade M.; Doraiswamy, Sivakumar; Lau, Benedict, Memory controller for strobe-based memory systems.
  16. Kizer, Jade M.; Doraiswamy, Sivakumar; Lau, Benedict, Memory controller for strobe-based memory systems.
  17. Kirsch, Howard C., Method and system for accelerating coupling of digital signals.
  18. Kirsch, Howard C., Method and system for accelerating coupling of digital signals.
  19. Kizer, Jade M.; Doraiswamy, Sivakumar; Lau, Benedict, Method for calibrating read operations in a memory system.
  20. Janzen, Leel S., Method for generating a clock signal.
  21. Janzen, Leel S., Method for generating a clock signal.
  22. Janzen, Leel S., Methods for generating a delayed clock signal.
  23. Best, Scott C.; Kizer, Jade M., Self-timed interface for strobe-based systems.
  24. Best, Scott C.; Kizer, Jade M., Self-timed interface for strobe-based systems.
  25. Park, Ki-Chon; Cha, Jae-Hoon, Semiconductor integrated circuit and method thereof.
  26. Matsudera,Katsuki; Yoneya,Kazuhide; Koyanagi,Masaru, Semiconductor memory.
  27. Kobayashi, Yoshiki, Semiconductor memory device.
  28. Ishikawa, Toru, Semiconductor memory device and testing method thereof.
  29. Stott, Bret G.; Hampel, Craig E.; Ware, Frederick A., Signaling system with adaptive timing calibration.
  30. Stott, Bret G.; Hampel, Craig E.; Ware, Frederick A., Signaling system with adaptive timing calibration.
  31. Kizer, Jade M.; Doraiswamy, Sivakumar; Lau, Benedict, Strobe masking in a signaling system having multiple clock domains.
  32. Best, Scott C., Strobe-offset control circuit.
  33. Best, Scott C., Strobe-offset control circuit.
  34. Best, Scott C., Strobe-offset control circuit.
  35. Best, Scott C., Strobe-offset control circuit.
  36. Best, Scott C., Strobe-offset control circuit.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로