$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Methods and apparatus for trimming packaged electrical devices 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01H-037/76
출원번호 US-0122608 (2002-04-12)
발명자 / 주소
  • Romas, Jr., Gregory G.
  • Wang, Jian
출원인 / 주소
  • Texas Instruments Incorporated
대리인 / 주소
    Keagy, Rose AlyssaBrady, III, W. JamesTelecky, Jr., Frederick J.
인용정보 피인용 횟수 : 6  인용 특허 : 8

초록

An electrical device is disclosed, comprising electrical components forming an electrical circuit, with a trim circuit comprising two or more trim cells providing selectively removable resistances between first and second nodes in the electrical circuit. The resistance between the nodes is trimmed i

대표청구항

An electrical device is disclosed, comprising electrical components forming an electrical circuit, with a trim circuit comprising two or more trim cells providing selectively removable resistances between first and second nodes in the electrical circuit. The resistance between the nodes is trimmed i

이 특허에 인용된 특허 (8)

  1. Nelson, Carl T., Bilateral zener trim.
  2. Stolfa David L. (Phoenix AZ), Circuit and method of previewing analog trimming.
  3. Kim Young-Hee,KRX ; Ku Kie-Bong,KRX, Circuit for generating a reference voltage trimmed by an anti-fuse programming.
  4. Kamikawara Toshio (Tokyo JPX), Electronic attenuation value control circuit in which switching noise is suppressed.
  5. Hellums James R., Fuse trim circuit that does not prestress fuses.
  6. Nelson Carl T. (Sunnyvale CA), Multiple trim structure.
  7. Park Jong-Min,KRX, Reference voltage generator circuit for an integrated circuit device.
  8. Russell Ronald W. (Sunnyvale CA) Lambert Craig N. (San Jose CA), User-proof post-assembly offset voltage trim.

이 특허를 인용한 특허 (6)

  1. Tedrow, Kerry D.; Nguyen, Dung; Li, Bo; Haque, Rezaul; Rahman, Ahsanur; Monasa, Saad P.; Goldman, Matthew, Multi-level memory cell sensing.
  2. Katakura, Hideaki, Polysilicon fuse, semiconductor device having overlapping polysilicon fuse sections and method of severing polysilicon fuse.
  3. Giduturi,Hari; Tedrow,Kerry D., Step voltage generation.
  4. Seo, Donghyun; Nam, Kijun; Yoon, Seokseong, Trimming of operative parameters in electronic devices based on corrections mappings.
  5. Barkley, Gerald, Voltage reference generator using big flash cell.
  6. Vu, Hoa; Huang, Ping, Zero pin serial interface.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로