$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Plasma treatment to enhance inorganic dielectric adhesion to copper 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/48
  • H01L-029/40
출원번호 US-0866937 (2001-05-29)
발명자 / 주소
  • Buchwalter, Leena P.
  • Luther, Barbara
  • Agnello, Paul D.
  • Hummel, John P.
  • Kane, Terence Lawrence
  • Manger, Dirk Karl
  • McLaughlin, Paul Stephen
  • Stamper, Anthony Kendall
  • Wang, Yun Yu
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    Scully, Scott, Murphy & Presser
인용정보 피인용 횟수 : 3  인용 특허 : 17

초록

The present invention utilizes a reducing plasma treatment step to enhance the adhesion of a subsequently deposited inorganic barrier film to a copper wire or via present in a semiconductor interconnect structure such as a dual damascene structure. Interconnect structure including a material layer o

대표청구항

1. An interconnect structure comprising at least one copper line or via; a material layer comprising Cu, Si and O located atop said at least on copper line or via; and an inorganic barrier layer located atop said material layer. 2. The interconnect structure of claim 1 wherein said material la

이 특허에 인용된 특허 (17)

  1. Brady Michael John ; Farrell Curtis Edward ; Kang Sung Kwon ; Marino Jeffrey Robert ; Mikalsen Donald Joseph ; Moskowitz Paul Andrew ; O'Sullivan Eugene John ; O'Toole Terrence Robert ; Purushothaman, Electronic devices having metallurgies containing copper-semiconductor compounds.
  2. Wollesen Donald L. (Saratoga CA), High conductivity interconnection line.
  3. Stamper Anthony K., Interconnection with integrated corrosion stop.
  4. Ito Hiroki (Amagasaki JPX) Yoshida Hisao (Amagasaki JPX) Ina Teruo (Amagasaki JPX), Large scale integrated circuit device.
  5. Filipiak Stanley M. (Pflugerville TX) Gelatos Avgerinos (Austin TX), Method for capping copper in semiconductor devices.
  6. Kwasnick Robert F. (Schenectady NY) Possin George E. (Schenectady NY), Method of fabricating a thin film transistor using hydrogen plasma treatment of the gate dielectric/semiconductor layer.
  7. Fromm Paul M. (Rochester NY) Hanzlik Edward C. (Fairport NY), Pressure roll having a flat shaft for use in a heat and pressure fuser apparatus.
  8. Mimura Takashi (Machida JPX) Hikosaka Kohki (Yokohama JPX) Odani Kouichiro (Sagamihara JPX), Process and apparatus for fabricating a semiconductor device.
  9. Gelatos Avgerinos V. (Austin TX) Fiordalice Robert W. (Austin TX), Process for forming copper interconnect structure.
  10. Fujita Tsuyoshi (Yokohama JPX) Komatsu Shinichi (Fujisawa JPX) Toda Gyozo (Hino JPX), Process for producing wiring circuit board.
  11. Avanzino Steven (Cupertino CA) Gupta Subhash (San Jose CA) Klein Rich (Mountain View CA) Luning Scott D. (Menlo Park CA) Lin Ming-Ren (Cupertino CA), Self aligned via dual damascene.
  12. Dubin Valery, Self-encapsulated copper metallization.
  13. Tadayoshi Watanabe JP; Sachiyo Ito JP; Takamasa Usui JP; Hisashi Kaneko JP; Masako Morita JP; Hirokazu Ezawa JP, Semiconductor device and method of manufacturing the same.
  14. Aoyama Hisako (Kawasaki JPX) Suguro Kyoichi (Yokohama JPX) Niiyama Hiromi (Yokohama JPX) Tamura Hitoshi (Yokohama JPX) Hayashi Hisataka (Yokohama JPX) Aoyama Tomonori (Kawasaki JPX) Minamihaba Gaku (, Semiconductor device having a wiring layer with a barrier layer.
  15. Sekiguchi Mitsuru,JPX ; Yamanaka Michinari,JPX, Semiconductor device having improved lamination-structure reliability for buried layers, silicide films and metal films, and a method for forming the same.
  16. Loboda Mark Jon ; Michael Keith Winton, Silicon carbide metal diffusion barrier layer.
  17. Thakur Randhir P. S. ; Nuttall Michael, Using implants to lower anneal temperatures.

이 특허를 인용한 특허 (3)

  1. Jackson, Merrill; Humphrey, David, Electrical components including abrasive powder coatings for inhibiting tin whisker growth.
  2. Jackson, Merrill M.; Humphrey, David, Methods for inhibiting tin whisker growth using abrasive powder coatings.
  3. Kuzuhara, Takeshi; Komura, Atsushi; Katada, Mitsutaka; Naruse, Takayoshi, Semiconductor device, wiring of semiconductor device, and method of forming wiring.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로