[특허]Count/address generation circuitry

PMC-Sierra, Inc.

검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
검색연산자

검색연산자	기능	검색시 예
()	우선순위가 가장 높은 연산자	예1) (나노 (기계 \| machine))
공백	두 개의 검색어(식)을 모두 포함하고 있는 문서 검색	예1) (나노 기계) 예2) 나노 장영실
\|	두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색	예1) (줄기세포 \| 면역) 예2) 줄기세포 \| 장영실
!	NOT 이후에 있는 검색어가 포함된 문서는 제외	예1) (황금 !백금) 예2) !image
*	검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색	예) semi*
""	따옴표 내의 구문과 완전히 일치하는 문서만 검색	예) "Transform and Quantization"

과학기술 지식인프라 ScienceON

특허 상세정보

MyON담기

내보내기

Count/address generation circuitry

국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	G06F-012/00
미국특허분류(USC)	711/220; 711/219; 711/221; 365/236
출원번호	US-0475647 (1999-12-30)
발명자 / 주소	Abbott, Curtis Shahri, Homayoun
출원인 / 주소	PMC-Sierra, Inc.
대리인 / 주소	Blakely, Sokoloff, Taylor & Zafman LLP
인용정보	피인용 횟수 : 52 인용 특허 : 1

초록

대표
청구항
▼

According to one embodiment of the invention, an apparatus that includes a first and second counter both including a count computation circuit and an upper bound circuit. The output of the upper bound circuit of the first counter is coupled to the count computation circuit and upper bound circuit of the second counter. The apparatus also includes a lookup table addressed by the current count value of the first counter, as well as a combining circuit coupled to the output of the lookup table and to receive the current count value of the second counter. cles between asserting a data strobe to the memory bank of the first type and sampling of a data bus, in case of a read operation, and between asserting the data strobe and latching of data into the memory bank, in case of a write operation. 7. The memory interface unit of claim 1, wherein the memory bank to be configured is a memory bank of the second type and an access time is configured as being a multiple of microprocessor clock cycles between asserting a row address strobe and a column address strobe. 8. The memory interface unit of claim 1, for further coupling the microprocessor to an input/output device of a directly addressable memory-mapped input/output type. 9. The memory interface unit of claim 1, wherein a global bus strobe is asserted which acts as a data strobe for a memory bank of the first type and which acts as a column address strobe for a memory bank of the second type. 10. A computer system, comprising: a processor, coupled to a memory interface; a first memory bank with program code stored therein, the first memory bank coupled to the memory interface to receive at least a first chip select signal; a second memory bank coupled to the memory interface to receive at least a second chip select input signal; wherein the memory interface is adapted to, at a first time period, receive a first address and responsive thereto generate the first chip select signal, and receive a second address and responsive thereto generate the second chip select input signal; and further adapted to, at a second time period, the second time period being subsequent to a transfer of the program code from the first memory bank to the second memory bank, receive the first address and generate the second chip select input signal. 11. The computer system of claim 10, wherein the first memory bank comprises non-volatile memory. 12. The computer system of claim 11, further comprising a direct memory access (DMA) controller coupled to the memory interface. 13. The computer system of claim 12, wherein the second memory bank comprises static random access memory (SRAM). 14. The computer system of claim 12, wherein the second memory bank comprises dynamic random access memory (DRAM). 15. A method of operating a computer system, comprising: resetting a processor; performing a first programming of a plurality of configuration registers in a memory interface, the configuration registers adapted to provide control information for the operation of the memory interface; transferring data stored in a first memory bank having a first base address, to a second memory bank having a second base address, the first base address being different from the second base address; and performing, subsequent to transferring the data from the first memory bank to the second memory bank, a second programming of the plurality of configuration registers such that the second memory bank is accessed at addresses using the first base address; wherein the data transferred from the first memory bank to the second memory bank represents instructions to be executed by the processor. 16. The method of claim 15, further comprising: selecting, at the memory interface, one of an address received from the processor, and an address received from a DMA controller. 17. The method of claim 16, further comprising: accessing and executing instructions from the second memory bank. 18. The method of claim 16, wherein the first memory bank comprises a non-volatile memory having first access characteristics, and the second memory bank comprises a volatile memory having second access characteristics. 19. The method of claim 18, wherein the first and second access characteristics are such that instructions in the second memory bank can be accessed in less time than instructions in the first memory bank.

이 특허에 인용된 특허 (1)

Tsue Yoshiki (Katano JPX). Address generating unit. USP1992105155823.

이 특허를 인용한 특허 피인용횟수: 52

IPC 상위 출원인

내보내기

상세정보
내보내기 구분	파일저장 인쇄 메일전송
구성항목	관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	> 총 건의 자료가 검색되었습니다. > 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) > 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. > 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) > 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오 > ~ > Text(ASCII format) Excel format

과학기술 지식인프라 ScienceON

ScienceON Chatbot

특허 상세정보

Count/address generation circuitry

초록

대표
청구항
▼

이 특허에 인용된 특허 (1)

이 특허를 인용한 특허 피인용횟수: 52

IPC 상위 출원인

과제정보

상세정보조회

원문조회

IPC 상세정보(version : 201201)

연구과제 성과물(0)

참여연구원의 다른 문헌(0)

처리중입니다.

잠시만 기다려주세요.

ScienceON Chatbot

특허 상세정보

Count/address generation circuitry

초록

대표청구항 ▼

이 특허에 인용된 특허 (1)

이 특허를 인용한 특허 피인용횟수: 52

IPC 상위 출원인

과제정보

상세정보조회

원문조회

IPC 상세정보(version : 201201)

연구과제 성과물(0)

참여연구원의 다른 문헌(0)

처리중입니다.

잠시만 기다려주세요.

대표
청구항
▼