$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Long range ordered semiconductor interface phase and oxides 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/311
  • H01L-021/31
출원번호 US-0555251 (2000-10-19)
국제출원번호 PCT/US98/25355 (1998-11-25)
국제공개번호 WO99/28953 (1999-06-10)
발명자 / 주소
  • Herbots, Nicole
  • Atluri, Vasudeva P.
  • Bradley, James D.
  • Swati, Banerjee
  • Hurst, Quinton B.
  • Xiang, Jiong
출원인 / 주소
  • Arizona Board of Regents
대리인 / 주소
    Gallagher & Kennedy, P.A.
인용정보 피인용 횟수 : 12  인용 특허 : 1

초록

A semiconductor processing method capable of producing highly ordered, ultra thin dielectrics, including gate oxide and other semiconductor dielectrics, and interphase phases with low defect density. The process includes a degrease step, an etch, primary oxidation and then a passivation step which u

대표청구항

A semiconductor processing method capable of producing highly ordered, ultra thin dielectrics, including gate oxide and other semiconductor dielectrics, and interphase phases with low defect density. The process includes a degrease step, an etch, primary oxidation and then a passivation step which u

이 특허에 인용된 특허 (1)

  1. Hall Steven C. (Round Rock TX) Gardner Mark I. (Red Rock TX) Fulford ; Jr. Henry J. (Austin TX), Oxide removal method for improvement of subsequently grown oxides.

이 특허를 인용한 특허 (12)

  1. Barabash, Sergey; Lee, Mankoo; Pramanik, Dipankar, Electrode for low-leakage devices.
  2. Chen, Tai Chiang; Wang, Xin, Method for fabricating semiconductor device capable of adjusting the thickness of gate oxide layer.
  3. Kuse,Ronald John; Yasuda,Tetsuji, Method for forming a dielectric layer and related devices.
  4. Kuse,Ronald John; Yasuda,Tetsuji, Method for forming a dielectric layer and related devices.
  5. Niwa, Masaaki, Method for forming a semiconductor device.
  6. Howland, Jr.,William H., Method of measuring semiconductor wafers with an oxide enhanced probe.
  7. Herbots, Nicole; Bradley, James; Shaw, Justin Maurice; Culbertson, Robert J.; Atluri, Vasudeva, Methods for preparing semiconductor substrates and interfacial oxides thereon.
  8. Herbots, Nicole; Whaley, Shawn; Culbertson, Robert; Bennett-Kennett, Ross; Murphy, Ashlee; Bade, Matthew; Farmer, Sam; Hudzietz, Brance, Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization.
  9. Herbots, Nichole; Bennett-Kennett, Ross; Murphy, Ashlee; Hughes, Brett; Acharya, Ajjya; Watson, Clarizza; Culbertson, Robert, Methods for wafer bonding, and for nucleating bonding nanophases.
  10. Herbots, Nicole; Culbertson, Robert J.; Bradley, James; Hart, Murdock Allen; Sell, David Alexander; Whaley, Shawn David, Methods for wafer bonding, and for nucleating bonding nanophases.
  11. Tao, Meng; Ali, Muhammad Y., Modification of semiconductor surfaces in a liquid.
  12. Okajima, Takehiko, Silicon oxide film evaluation method and semiconductor device fabrication method.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로