$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Reset scheme for microcontrollers 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-001/24
  • G06F-001/32
출원번호 US-0550834 (2000-04-18)
발명자 / 주소
  • Williams, Timothy J.
출원인 / 주소
  • Cypress Semiconductor Corp.
대리인 / 주소
    Christopher P. Maiorana, P.C.
인용정보 피인용 횟수 : 3  인용 특허 : 14

초록

An apparatus comprising a first circuit and a second circuit. The first circuit may be configured to precisely generate a reset when the apparatus is in a first operational mode. The second circuit may be configured to generate the reset when the apparatus is in a second operational mode.

대표청구항

An apparatus comprising a first circuit and a second circuit. The first circuit may be configured to precisely generate a reset when the apparatus is in a first operational mode. The second circuit may be configured to generate the reset when the apparatus is in a second operational mode. actuator

이 특허에 인용된 특허 (14)

  1. Itkin Yuval,ILX ; Baruch Ezra,ILX, Apparatus with failure recovery and method therefore.
  2. Meade James P., Electronic apparatus having a low voltage auto-reset circuit.
  3. Neal A. Osborn ; Francis James Canova, Jr. ; Nicholas M. Twyman ; Scott R. Johnson ; Steven C. Lemke, Method and apparatus for using residual energy in a battery-powered computer.
  4. Shieh Sui Ping (Los Altos CA) Davis Dana William (San Jose CA), Methods and apparatus for disabling a watchdog function.
  5. Kimura Takashi,JPX ; Ino Junsuke,JPX, Monitoting system for electronic control unit.
  6. Michael L. Lubin ; Seton P. Kasmir ; Kathryn A. Kubasak ; Gregory A. Hein ; Surendra B. Mandava ; Chanchai Poonpol ; Shahin Hedayat ; Donald W. Burtis, Portable communications and data terminal having multiple modes of operation.
  7. Michael John Shay, Power management system with programable configuration circuitry using digital power level signal to selectively configure operations of electronic circuits.
  8. Folkes Don (Coppell TX) Little Wendell L. (Carrollton TX), Power-up reset conditioned on direction of voltage change.
  9. Hiroyuki Mizuno JP; Takahiro Nagano JP; Yoshinobu Nakagome JP, Semiconductor integrated circuit device and microcomputer.
  10. Horiguchi, Masashi; Uchiyama, Kunio; Itoh, Kiyoo; Sakata, Takeshi; Aoki, Masakazu; Kawahara, Takayuki, Semiconductor integrated circuit device having power reduction mechanism.
  11. Iwaki Hiroaki,JPX ; Kumagai Kouichi,JPX, Semiconductor integrated circuit having a sleep mode with low power and small area.
  12. Stachura Thomas L. ; Chalupsky David L., Smooth clock switching for power managed PCI adapters.
  13. Barnes Cooper, System and method for managing a plurality of processor performance states.
  14. Barnes Cooper, Thermal control within systems having multiple CPU performance states.

이 특허를 인용한 특허 (3)

  1. Takahashi, Masaru; Ishikura, Hiromichi, First power-on reset circuit with higher power consumption than a second power-on reset circuit.
  2. Gu, Wen; Cui, Jing; Zhang, Shayan, Integrated circuit with selectable power-on reset mode.
  3. Staab, David R., Latent VBO reset circuit.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로