$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Ground plane for exposed package 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
출원번호 US-0083993 (2002-02-26)
발명자 / 주소
  • Punzalan, Jeffrey D.
  • Tan, Hien Boon
  • Zheng, Zheng
  • Yee, Jae Hak
  • Han, Byung Joon
출원인 / 주소
  • St Assembly Test Service Ltd.
대리인 / 주소
    Saile, George O.Ackerman, Stephen B.
인용정보 피인용 횟수 : 25  인용 특허 : 5

초록

A new design is provided for the design of a leadframe of a semiconductor package. A ground plane is added to the design of the leadframe, the ground frame is located between the leadframe and the die attach paddle over which the semiconductor device is mounted.

대표청구항 ▼

A new design is provided for the design of a leadframe of a semiconductor package. A ground plane is added to the design of the leadframe, the ground frame is located between the leadframe and the die attach paddle over which the semiconductor device is mounted. 19910100, Landegren et al.; US-499238

이 특허에 인용된 특허 (5)

  1. Hoffman Paul R. ; Popplewell James M. ; Braden Jeffrey S., Edge connectable metal package.
    상세보기
  2. Corisis David J. ; Brooks Jerry M. ; Lee Terry R., Lead frame assemblies with voltage reference plane and IC packages including same.
    상세보기
  3. Wensel Richard W., Method and apparatus for application of spray adhesive to a leadframe for chip bonding.
    상세보기
  4. King Jerrold L. ; Corisis David J., Method of manufacturing a bus bar structure on lead frame of semiconductor device package.
    상세보기
  5. Rostoker Michael D. (San Jose CA) Chia Chok J. (Campbell CA) Lim Seng-Sooi (San Jose CA), Partially-molded, PCB chip carrier package for certain non-square die shapes.
    상세보기

이 특허를 인용한 특허 (25)

  1. Shen, Geng Shin; Tu, Wu Chang, Chip-stacked package structure having leadframe with multi-piece bus bar.
    상세보기
  2. Lee,Yi Shiung; Li,Chun Yuan; Chen,Holman; Huang,Shih Tsun; Yun,Chih Yung, Ground-enhanced semiconductor package and lead frame for the same.
    상세보기
  3. Han,Byung Joon; Ahn,Byung Hoon; Zheng,Zheng, Integrated circuit leadframe with ground plane.
    상세보기
  4. Tay, Lionel Chien Hui, Integrated circuit package system with encapsulation lock.
    상세보기
  5. Camacho, Zigmund Ramirez; Bathan, Jr., Henry D.; Trasporto, Arnel; Punzalan, Jeffrey D., Integrated circuit package system with ground ring.
    상세보기
  6. Dimaano, Jr., Antonio B.; Shim, Il Kwon; Magno, Sheila Rima C., Integrated circuit packaging system with etched ring and die paddle and method of manufacture thereof.
    상세보기
  7. Ko, Ching-Chung; Lee, Tung-Hsing; Chan, Kuei-Ti; Cheng, Tao; Yang, Ming-Tzong, Integrated inductor.
    상세보기
  8. Chen, Nan-Jang; Chang, Chun-Wei; Chang, Sheng-Ming; Jao, Che-Yuan; Li, Ching-Chih; Chen, Nan-Cheng, Leadframe package for high-speed data rate applications.
    상세보기
  9. San Antonio, Romarico S.; Subagio, Anang, Method for making QFN package with power and ground rings.
    상세보기
  10. Dimaano, Jr., Antonio B.; Shim, Il Kwon; Magno, Sheila Rima C., Method of fabricating an integrated circuit with etched ring and die paddle.
    상세보기
  11. Lin,Charles W. C., Method of making a semiconductor chip assembly with a press-fit ground plane.
    상세보기
  12. Lin,Charles W. C., Method of making a semiconductor chip assembly with a solder-attached ground plane.
    상세보기
  13. Lin,Charles W. C., Semiconductor chip assembly with pillar press-fit into ground plane.
    상세보기
  14. Lin,Charles W. C., Semiconductor chip assembly with press-fit ground plane.
    상세보기
  15. Lin,Charles W. C., Semiconductor chip assembly with solder-attached ground plane.
    상세보기
  16. Kim, Gi Jeong; Choi, Yeon Ho, Semiconductor device including leadframe having power bars and increased I/O.
    상세보기
  17. Kim, Gi Jeong; Kim, Wan Jong, Semiconductor device with increased I/O leadframe.
    상세보기
  18. Kim, Wan Jong; Do, Young Tak; Cho, Byong Woo, Semiconductor device with increased I/O leadframe including power bars.
    상세보기
  19. Chen, Nan-Jang; Wong, Yau-Wai, Semiconductor package.
    상세보기
  20. Choi,Seung yong; Paek,Seung han, Semiconductor package having solder joint of improved reliability.
    상세보기
  21. Shen, Geng-Shin; Tu, Wu-Chang, Stacked chip package structure with leadframe having bus bar.
    상세보기
  22. Shen, Geng-Shin; Tu, Wu-Chang, Stacked chip package structure with leadframe having bus bar.
    상세보기
  23. Shen, Geng-Shin; Tu, Wu-Chang, Stacked chip package structure with leadframe having bus bar.
    상세보기
  24. Shen, Geng-Shin; Tu, Wu-Chang, Stacked chip package structure with leadframe having inner leads with transfer pad.
    상세보기
  25. Shen, Geng-Shin; Tu, Wu-Chang, Stacked chip package structure with leadframe having inner leads with transfer pad.
    상세보기

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로