$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Multi-level non-volatile semiconductor memory device with verify voltages having a smart temperature coefficient

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G11C-016/04
출원번호 US-0117120 (2002-04-08)
우선권정보 JP-0207794 (1999-07-22)
발명자 / 주소
  • Takeuchi, Ken
  • Tanaka, Tomoharu
출원인 / 주소
  • Kabushiki Kaisha Toshiba
대리인 / 주소
    Banner & Witcoff, Ltd.
인용정보 피인용 횟수 : 21  인용 특허 : 7

초록

A multi-level non-volatile semiconductor memory device includes a memory cell, a reference voltage generator and a level shifter. The reference voltage generator includes a band gap reference circuit and MOS transistors to switch both of a potential level and temperature coefficient of an output vol

대표청구항

1. A multi-level non-volatile semiconductor memory device comprising: a memory cell having a gate, drain and source electrodes and being capable of having one of first, second and third threshold voltages; a reference voltage generator including a band gap reference circuit and MOS transistors t

이 특허에 인용된 특허 (7)

  1. Can Sumer, Bandgap reference voltage circuit with PTAT current source.
  2. Umezawa Akira,JPX ; Atsumi Shigeru,JPX ; Banba Hironori,JPX, Booster circuit and semiconductor memory device having the same.
  3. Slemmer William Carl, Direct current sum bandgap voltage comparator.
  4. Blauschild Robert A., Fully integrated reference circuit having controlled temperature dependence.
  5. Doorenbos Jerry L., Method of curvature compensation, offset compensation, and capacitance trimming of a switched capacitor band gap reference.
  6. Tanzawa Toru,JPX ; Tanaka Tomoharu,JPX ; Takeuchi Ken,JPX, Nonvolatile semiconductor memory with temperature compensation for read/verify referencing scheme.
  7. Banba Hironori,JPX, Reference voltage generation circuit and reference current generation circuit.

이 특허를 인용한 특허 (21)

  1. Byeon,Sang Jin; Yoon,Seok Cheol, Internal voltage generating apparatus adaptive to temperature change.
  2. Tanzawa,Toru, Method and apparatus for generating read and verify operations in non-volatile memories.
  3. Tanzawa,Toru, Method and apparatus for generating temperature-compensated read and verify operations in flash memories.
  4. Nandi,Prajit, Method and system for independent control of voltage and its temperature co-efficient in non-volatile memory devices.
  5. Surico, Stefano; Marsella, Mirella; Marziani, Monica; Chinosi, Mauro, Method and system for program pulse generation during programming of nonvolatile electronic devices.
  6. Surico, Stefano; Marsella, Mirella; Marziani, Monica; Chinosi, Mauro, Method and system for program pulse generation during programming of nonvolatile electronic devices.
  7. Surico, Stefano; Marsella, Mirella; Marziani, Monica; Chinosi, Mauro, Method and system for program pulse generation during programming of nonvolatile electronic devices.
  8. Li,Jun; Nandi,Prajit; Mofidi,Mehrdad, Method for controlling voltage in non-volatile memory systems.
  9. Mokhlesi,Nima; Zhao,Dengtao, Method for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates.
  10. Cho, Tae-Hee; Lee, Yeong-Taek, Multi-level flash memory with temperature compensation.
  11. Maejima, Hiroshi; Isobe, Katsuaki, NAND flash memory.
  12. Maejima, Hiroshi; Isobe, Katsuaki, NAND flash memory.
  13. Sim, Jaesung; Lee, Bongyong, Non-volatile memory device and read method thereof.
  14. Isobe,Katsuaki, Semiconductor memory device.
  15. Midorikawa, Tatsuro; Honda, Yasuhiko; Chin, Gyosho, Semiconductor memory device.
  16. Shibata, Noboru, Semiconductor memory device which generates voltages corresponding to a plurality of threshold voltages.
  17. Shibata,Noboru, Semiconductor memory device which generates voltages corresponding to a plurality of threshold voltages.
  18. Li,Jun; Nandi,Prajit; Mofidi,Mehrdad, System for controlling voltage in non-volatile memory systems.
  19. Mokhlesi,Nima; Zhao,Dengtao, System for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates.
  20. Mokhlesi,Nima; Zhao,Dengtao, Temperature compensation of select gates in non-volatile memory.
  21. Mokhlesi,Nima; Zhao,Dengtao, Temperature compensation of voltages of unselected word lines in non-volatile memory based on word line position.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트