$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Damascene structure with reduced capacitance using a boron carbon nitride passivation layer, etch stop layer, and/or cap layer

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/48
  • H01L-023/52
출원번호 US-0666316 (2000-09-21)
발명자 / 주소
  • Chooi, Simon
  • Xu, Yi
  • Zhou, Mei Sheng
출원인 / 주소
  • Chartered Semiconductor Manufacturing Ltd.
대리인 / 주소
    Saile, George O.Pike, Rosemary L. S.
인용정보 피인용 횟수 : 10  인용 특허 : 15

초록

A damascene structure with reduced capacitance dielectric stacking comprise a passivation, a first dielectric, an etch stop, a second dielectric and a cap layer over a first conductive layer formed on a semiconductor. The passivation, the etch stop, and the cap layers comprise low dielectric constan

대표청구항

1. A damascene structure comprising: a passivation layer formed on a first conductive layer overlying a semiconductor structure; a first dielectric layer formed on said passivation layer; an etch stop layer formed on said first dielectric layer; a via opening formed through said etch stop laye

이 특허에 인용된 특허 (15)

  1. Mei Sheng Zhou SG; Sangki Hong SG; Simon Chooi SG, Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects.
  2. Simon Chooi SG; Subhash Gupta SG; Mei-Sheng Zhou SG; Sangki Hong SG, Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene.
  3. Lee Tze-Liang,TWX, Fabrication process for copper structures.
  4. Nguyen Tue ; Peng Chien-Hsiung ; Ulrich Bruce Dale, Hard mask method for transferring a multi-level photoresist pattern.
  5. Stolmeijer Andre, Interconnect scheme for integrated circuits.
  6. Simpson Cindy Reidsema, Interconnect structure in a semiconductor device and method of formation.
  7. Nguyen Tue ; Hsu Sheng Teng, Low resistance contact between integrated circuit metal levels and method for same.
  8. Braeckelmann Gregor ; Venkatraman Ramnath ; Herrick Matthew Thomas ; Simpson Cindy R. ; Fiordalice Robert W. ; Denning Dean J. ; Jain Ajay ; Capasso Cristiano, Method for forming a semiconductor device.
  9. Chiang Chien ; Fraser David B., Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections.
  10. Cave Nigel Graeme ; Herrick Matthew Thomas ; Sparks Terry Grant, Method of forming a semiconductor device.
  11. Mei-Sheng Zhou SG; Simon Chooi SG; Yi Xu SG, Method to form damascene interconnects with sidewall passivation to protect organic dielectrics.
  12. Brabazon Terry J. ; El-Kareh Badih ; Martin Stuart R. ; Rutten Matthew J. ; Kaanta Carter W., Precision analog metal-metal capacitor.
  13. Lopatin Sergey D. ; Pramanick Shekhar ; Brown Dirk, Semiconductor metalization barrier.
  14. Krishna Seshan ; M. Lawrence A. Dass ; Geoffrey L. Bakker, Semiconductor passivation deposition process for interfacial adhesion.
  15. Lee Chan-jo,KRX, Static random access memory device and manufacturing method therefor.

이 특허를 인용한 특허 (10)

  1. Grill, Alfred; Neumayer, Deborah A.; Rodbell, Kenneth P., Boron rich nitride cap for total ionizing dose mitigation in SOI devices.
  2. Grill, Alfred; Neumayer, Deborah A.; Rodbell, Kenneth P., Boron rich nitride cap for total ionizing dose mitigation in SOI devices.
  3. Nguyen, Son Van; Grill, Alfred; Haigh, Jr., Thomas J.; Mehta, Sanjay, C-rich carbon boron nitride dielectric films for use in electronic devices.
  4. Nguyen, Son Van; Grill, Alfred; Haigh, Jr., Thomas J.; Mehta, Sanjay, C-rich carbon boron nitride dielectric films for use in electronic devices.
  5. Wright,Marilyn I.; Dakshina Murthy,Srikanteswara; Junker,Kurt H.; Patterson,Kyle, Capping layer for reducing amorphous carbon contamination of photoresist in semiconductor device manufacture; and process for making same.
  6. Lu,Wei; Goh Loh Nah,Luona; Sudijono,John, He treatment to improve low-k adhesion property.
  7. Lee,Hsien Ming; Lin,Jing Cheng; Pan,Shing Chyang; Hsieh,Ching Hua; Peng,Chao Hsien; Huang,Cheng Lin; Su,Li Lin; Shue,Shau Lin, High performance metallization cap layer.
  8. Trott, Gary R., Method for forming a multiple layer passivation film and a device incorporating the same.
  9. Trott,Gary R., Method for forming a multiple layer passivation film and a device incorporating the same.
  10. Werking, James; Feustel, Frank; Zistl, Christian; Huebler, Peter, Semiconductor device including a hybrid metallization layer stack for enhanced mechanical strength during and after packaging.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트