$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Thin microelectronic substrates and methods of manufacture 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-029/00
출원번호 US-0846057 (2001-04-30)
발명자 / 주소
  • Larson, Charles E.
  • Murphy, Timothy E.
  • Taylor, Bryan L.
  • Long, Jon M.
  • Ellis, Mark W.
  • Riley, Vincent L.
출원인 / 주소
  • Micron Technology, Inc.
대리인 / 주소
    Perkins Coie LLP
인용정보 피인용 횟수 : 3  인용 특허 : 21

초록

A microelectronic substrate and method for manufacture. In one embodiment, the microelectronic substrate includes a body having a first surface, a second surface facing a direction opposite from the first surface, and a plurality of voids in the body between the first and second surfaces. The voids

대표청구항

A microelectronic substrate and method for manufacture. In one embodiment, the microelectronic substrate includes a body having a first surface, a second surface facing a direction opposite from the first surface, and a plurality of voids in the body between the first and second surfaces. The voids

이 특허에 인용된 특허 (21)

  1. King Jerrold L. ; Brooks J. Mike ; Moden Walter L., Adhesion enhanced semiconductor die for mold compound packaging.
  2. Kramer Alan H. ; Thomas Danielle A., Backside bus vias.
  3. Lin Charles Wen Chyang,SGX, Bumpless flip chip assembly with solder via.
  4. Hembree David R. ; Akram Salman, Circuit and method for heating an adhesive to package or rework a semiconductor die.
  5. Hamajima Tomohiro,JPX, Fabrication process of bonded total dielectric isolation substrate.
  6. Bayraktaroglu Burhan (Plano TX), Integrated circuit and method.
  7. Tonti William R. ; Williams Richard Q., Method and apparatus for interconnecting multiple circuit chips.
  8. Frank Steven N. (McKinney TX) Belcher James F. (Plano TX) Stanford Charles E. (Plano TX) Owen Robert A. (Rowlett TX) Kyle Robert J. S. (Rowlett TX), Method for forming electrical contact to the optical coating of an infrared detector from the backside of the detector.
  9. Ishikiriyama Mamoru,JPX, Method for manufacturing a dielectric isolation substrate.
  10. Smith John W., Methods of making microelectronic corrections with liquid conductive elements.
  11. Farnworth Warren M. ; Corisis David J. ; Akram Salman, Modular die sockets with flexible interconnects for packaging bare semiconductor die.
  12. Wood Alan G. (Boise ID) Corbett Tim J. (Boise ID), Packaging for semiconductor logic devices.
  13. Kinsman Larry (Boise ID), Packaging means for a semiconductor die having particular shelf structure.
  14. Mastromatteo Ubaldo,ITX ; Murari Bruno,ITX, Process for forming front-back through contacts in micro-integrated electronic devices.
  15. Bruel Michel (Veurey FRX), Process for the production of a relief structure on a semiconductor material support.
  16. Bruel Michel (Veurey FRX), Process for the production of thin semiconductor material films.
  17. Ohsumi Takashi,JPX, Semiconductor apparatus having an insulating layer of varying height therein.
  18. Akram Salman ; Farnworth Warren M. ; Wood Alan G., Semiconductor interconnect having laser machined contacts.
  19. Billon Thierry,FRX, Structure with a micro-electronic component made of a semi-conductor material difficult to etch and with metallized holes.
  20. Larson Charles E. ; Murphy Timothy E. ; Taylor Bryan L. ; Long Jon M. ; Ellis Mark W. ; Riley Vincent L., Thin microelectronic substrates and methods of manufacture.
  21. Corisis David J., Transverse hybrid LOC package.

이 특허를 인용한 특허 (3)

  1. Aspar,Bernard; Zussy,Marc; Clerc,Jean Fr?d?ric, Method for handling semiconductor layers in such a way as to thin same.
  2. Casey,Jon A.; Sundlof,Brian R., Suspension for filling via holes in silicon and method for making the same.
  3. Larson, Charles E.; Murphy, Timothy E.; Taylor, Bryan L.; Long, Jon M.; Ellis, Mark W.; Riley, Vincent L., Thin microelectronic substrates and methods of manufacture.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로