$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Floor planning for programmable gate array having embedded fixed logic circuitry 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-019/177
출원번호 US-0082883 (2002-02-25)
발명자 / 주소
  • Ansari, Ahmad R.
  • Douglass, Stephen M.
출원인 / 주소
  • Xilinx, Inc.
대리인 / 주소
    Harrison, GarlickChan, H. C.Kanzaki, Kim
인용정보 피인용 횟수 : 5  인용 특허 : 20

초록

Interconnecting logic provides connectivity of an embedded fixed logic circuit, or circuits, with programmable logic fabric of a programmable gate array such that the fixed logic circuit functions as an extension of the programmable logic fabric. The interconnecting logic includes interconnecting ti

대표청구항

Interconnecting logic provides connectivity of an embedded fixed logic circuit, or circuits, with programmable logic fabric of a programmable gate array such that the fixed logic circuit functions as an extension of the programmable logic fabric. The interconnecting logic includes interconnecting ti

이 특허에 인용된 특허 (20)

  1. Tsui Cyrus Y. ; Shankar Kapil ; Chan Albert L., Application specific modules in a programmable logic device.
  2. Schuyler E. Shimanek, Complex programmable logic device with lookup table.
  3. Hartmann Alfred C., Dynamically reconfigurable logic networks interconnected by fall-through FIFOs for flexible pipeline processing in a system-on-a-chip.
  4. Agrawal Om P. ; Chang Herman M. ; Sharpe-Geisler Bradley A. ; Nguyen Bai, FPGA integrated circuit having embedded SRAM memory blocks and interconnect channel for broadcasting address and control signals.
  5. New Bernard J., Field programmable gate array with mask programmable I/O drivers.
  6. Clifford Hessel ; Paul E. Voglewede ; Michael E. Kreeger ; Christopher D. Mackey ; Scott E. Marks ; Alfred W. Pietzold, III ; Louis M. Orsini ; John E. Gorton, Field programmable radio frequency communications equipment including a configurable if circuit, and method therefor.
  7. Andrews William B. ; Britton Barry K. ; Hickey Thomas J. ; Modo Ronald T. ; Nguyen Ho T. ; Schadt Lorraine L. ; Singh Satwant, Hybrid programmable gate arrays.
  8. Gilson Kent L. (255 N. Main St. ; Apt. 210 Salt Lake City UT 84115), Integrated circuit computing device comprising a dynamically configurable gate array having a microprocessor and reconfi.
  9. Cooke Laurence H. ; Phillips Christopher E. ; Wong Dale, Integrated processor and programmable data path chip for reconfigurable computing.
  10. Wong Dale ; Phillips Christopher E. ; Cooke Laurence H., Integrated processor and programmable data path chip for reconfigurable computing.
  11. Hornchek, Eric D.; Mardi, Mohsen H., Interface apparatus and method for testing different sized ball grid array integrated circuits.
  12. Trimberger Stephen M., Method for compiling and executing programs for reprogrammable instruction set accelerator.
  13. New Bernard J. ; Harmon ; Jr. William J., Microprocessor with distributed registers accessible by programmable logic device.
  14. Muthujumaraswathy Kumaraguru ; Rostoker Michael D., Multimedia interface having a multimedia processor and a field programmable gate array.
  15. Trimberger Stephen M. (San Jose CA), Non-reconfigurable microprocessor-emulated FPGA.
  16. Kimura Junichi (Hachiouji JPX) Nejime Yoshito (Hachiouji JPX) Noguchi Kouji (Kokubunji JPX), Programmable digital signal processor for performing a plurality of signal processings.
  17. Stansfield Anthony I. (Hotwells GBX), Programmable logic device with memory that can store routing data of logic data.
  18. Collins Mark Andrew (Austin TX), Reconfigurable network interface apparatus and method.
  19. Nguyen Bai ; Agrawal Om P. ; Sharpe-Geisler Bradley A. ; Wong Jack T. ; Chang Herman M. ; Tran Giap H., Tileable and compact layout for super variable grain blocks within FPGA device.
  20. Ansari, Ahmad R.; Douglass, Stephen M.; Vashi, Mehul R.; Young, Steven P., User configurable on-chip memory system.

이 특허를 인용한 특허 (5)

  1. Bueti,Serafino; Courchesne,Adam J.; Goodnow,Kenneth J.; Mann,Gregory J.; Stanski,Stanley B., Apparatus and method for implementing an integrated circuit IP core library architecture.
  2. Kishan, Shanka Gopinath, Configuring of intelligent electronic device.
  3. Plofsky, Jordan, Embedded microprocessor for integrated circuit testing and debugging.
  4. Groen, Eric D.; Boecker, Charles W.; Black, William C.; Irwin, Scott A.; Kryzak, Joseph Neil, MGT/FPGA clock management system.
  5. Liu, Michael, Programmable core for implementing logic change.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로